[发明专利]快闪存储器及其操作方法

权利要求书

1.一种快闪存储器的操作方法，其特征在于，该快闪存储器包含多个平面，在各该平面中包括多个NAND字串，各该NAND字串包含选择晶体管及多个存储单元，且各该NAND字串位于位线与源极线之间，该方法包含：

从该些平面中选择至少1个平面；

将非选择平面的该位线电气连接至基准电压；

在该非选择平面的该位线电气连接至该基准电压之后，共通地对该选择平面及该非选择平面的该选择晶体管提供栅极选择信号；及

在提供该栅极选择信号之后，从该选择平面读出数据、写入数据至该选择平面或将该选择平面的数据擦除。

2.如权利要求1所述的快闪存储器的操作方法，其特征在于，将该非选择平面的该位线电气连接至该基准电压的步骤包括：

通过假想电源的驱动电路提供该基准电压；及

在耦接至该非选择平面的位线选择电路中，导通位于该位线与假想电源之间的晶体管，使该位线经由该晶体管耦接至该假想电源的驱动电路所提供的该基准电压。

3.如权利要求2所述的快闪存储器的操作方法，其特征在于，该位线包括偶数位线与奇数位线，借由页缓冲/感测电路来控制该位线选择电路，以将该非选择平面的该偶数位线与该奇数位线皆连接该基准电压，该基准电压为接地电压，且导通该晶体管的电压大于供给电压。

4.如权利要求2所述的快闪存储器的操作方法，其特征在于，通过该假想电源的驱动电路提供该基准电压的步骤包括：

在该假想电源的驱动电路中提供并联设置的第一下拉晶体管与第二下拉晶体管，该第一下拉晶体管与该第二下拉晶体管耦接至该基准电压，且该第一下拉晶体管的驱动能力大于该第二下拉晶体管的驱动能力；及

导通该第二下拉晶体管，且断开该第一下拉晶体管。

5.如权利要求4所述的快闪存储器的操作方法，其特征在于，该选择晶体管包含位线侧选择晶体管以及源极线侧选择晶体管，且对该选择平面及该非选择平面的该选择晶体管提供该栅极选择信号的步骤包括：

共通地对该选择平面及该非选择平面的该位线侧选择晶体管提供该栅极选择信号，以导通该位线侧选择晶体管；

借由导通的该位线侧选择晶体管对该选择平面的该位线进行预充电；

在该选择平面的该位线进行预充电之后，共通地对该选择平面及该非选择平面的该源极线侧选择晶体管提供该栅极选择信号，以导通该源极线侧选择晶体管；及

借由导通的该源极线侧选择晶体管对该选择平面的该位线进行放电。

6.如权利要求5所述的快闪存储器的操作方法，其特征在于，还包括：

对耦接至该选择平面的非选择位线的该假想电源的驱动电路的该第一下拉晶体管的栅极提供第一控制信号，以导通该第一下拉晶体管；及

对耦接至该选择平面的该非选择位线的该假想电源的驱动电路的该第二下拉晶体管的栅极提供第二控制信号，以导通该第二下拉晶体管。

7.一种快闪存储器，其特征在于，包含：

多个平面，在各该平面中包括多个NAND字串，各该NAND字串包含选择晶体管及多个存储单元，且各该NAND字串位于位线与源极线之间；

控制器，被配置为从该些平面中选择至少1个平面，以对该选择平面执行读取操作、写入操作或擦除操作；

开关单元，具有一控制端，以被配置为将非选择平面的该位线电气连接至基准电压；以及

驱动控制电路，被配置为在该非选择平面的该位线电气连接至该基准电压之后，共通地对该选择平面及该非选择平面的该选择晶体管提供栅极选择信号。

8.如权利要求7所述的快闪存储器，其特征在于，还包含：

假想电源的驱动电路，被配置为提供该基准电压；及

位线选择电路，耦接于该位线与该假想电源的驱动电路之间，且包括该开关单元；

其中，该开关单元包括晶体管。