[发明专利]半导体存储器装置

说明书

一种半导体存储器装置包括：基板，其包括逻辑电路；存储器单元阵列，其设置在基板上；第一导电组，其包括联接到存储器单元阵列并且彼此分隔开的第一上源极线和多条位线，以及联接到逻辑电路的第一上布线；以及绝缘结构，其覆盖第一导电组。

技术领域

各种实施方式总体上涉及一种半导体存储器装置，更具体地，涉及一种包括联接到位线的存储器单元阵列的半导体存储器装置。

背景技术

半导体存储器装置可以包括存储器单元阵列和外围电路，存储器单元阵列包括可以存储数据的存储器单元，而外围电路控制存储器单元阵列的操作。存储器单元阵列和外围电路可以联接到传输用于驱动半导体存储器装置的信号的布线。

发明内容

根据一个实施方式，一种半导体存储器装置可以包括：基板，其包括逻辑电路；存储器单元阵列，其设置在基板上；第一导电组，其包括联接到存储器单元阵列并且彼此分隔开的第一上源极线和多条位线以及联接到逻辑电路的第一上布线；绝缘结构，其覆盖第一导电组；第二导电组，其包括第二上源极线和第二上布线并且设置在绝缘结构上；以及上源极接触部，其嵌入在绝缘结构中。

根据一个实施方式，一种半导体存储器装置可以包括：沟道结构，其从下源极线延伸；栅极层叠结构，其包括围绕沟道结构并且彼此交替层叠的层间绝缘层和导电图案；下源极接触部，其与沟道结构平行地从下源极线延伸；位线，其与栅极层叠结构交叠并且联接到沟道结构；以及第一上源极线，其联接到下源极接触部。

附图说明

图1是示出根据一个实施方式的半导体存储器装置的框图；

图2是示出根据一个实施方式的存储器块的等效电路图；

图3是示出根据一个实施方式的半导体存储器装置的示意性配置的图；

图4是示出根据一个实施方式的第一接触组和第一导电组的平面图；

图5和图6是示出根据一个实施方式的第二接触组的平面图；

图7是示出根据一个实施方式的第二导电组的平面图；

图8A和图8B是沿图7所示的线I-I’和II-II’截取的半导体存储器装置的截面图；

图9A和图9B是示出根据各种实施方式的存储器单元串的截面图；

图10A、图10B和图11是示出形成与第一导电组交叠的屏蔽图案的工艺的实施方式的图；

图12A和图12B是示出形成第一接触图案至第三接触图案的工艺的实施方式的截面图；

图13A和图13B是示出形成第二导电组的工艺的实施方式的截面图；

图14是示出根据一个实施方式的存储器系统的配置的框图；以及

图15是示出根据一个实施方式的计算系统的配置的框图。

具体实施方式

本文公开的具体结构或功能描述仅出于描述根据本公开的构思的实施方式的目的而为说明性的。根据本公开的构思的实施方式可以以各种形式实现，并且不应被解释为限于本文阐述的实施方式。

各种实施方式可以针对能够减少针对上布线(upper wires)的约束的半导体存储器装置。

图1是示出根据一个实施方式的半导体存储器装置10的框图。

参照图1，半导体存储器装置10可以包括逻辑电路LC和存储器单元阵列40。逻辑电路LC可以包括内部电压生成器20和外围电路30。

内部电压生成器20可以被配置为接收外部电压以生成各种内部电压。可以将从内部电压生成器20输出的内部电压提供给外围电路30。根据一个实施方式，内部电压可以包括内部电源电压VCCI和内部接地电压VSSI。