[发明专利]锁相环状态检测电路和锁相环电路

说明书

本发明涉及一种锁相环状态检测电路和锁相环电路，锁相环状态检测电路包括：状态监测电路，用于监测锁相环的反馈时钟和参考时钟的相位差，在相位差恒定时输出第一触发信号；计时电路，用于对相位差维持恒定的时长进行计时，在计时超过设定阈值时输出第二触发信号；锁存电路，用于接收到第一触发信号和第二触发信号时，输出锁相环锁定时的状态信号。通过状态监测电路接入锁相环的反馈时钟和参考时钟，监测两种时钟的相位差变化情况，基于时钟相位检测原理，设计状态监测电路、计时电路和锁存电路相互配合，可以实时检测锁相环的锁定状态且检测功耗较低，达到了大幅提升检测性能的效果。

技术领域

本发明涉及锁相环技术领域，特别是涉及一种锁相环状态检测电路和锁相环电路。

背景技术

锁相环作为微电子工业中的一个核心部件，广泛应用于通信、雷达、航空航天、汽车电子、测量仪表以及MCU等领域。锁相环的主要作用是产生一个稳定且可靠的高频时钟信号，锁相环主要包括鉴频鉴相器、电荷泵、低通滤波器、压控振荡器和分频器等五个组成部分。为了检测锁相环的状态锁定，通常在锁相环的电路系统中还会包含状态锁定检测电路。锁相环的工作状态可以分为锁定状态和失锁状态两种，锁定时间是锁相环设计的一个关键指标。

在传统的锁相环状态锁定检测电路中，为了判断锁相环是否锁定，有直接采用计数器计时的方法，通过计数器计时大于锁相环锁定时间来判断锁相环锁定；还有利用数字门级单元的方法，通过输入频率和输出频率之间的倍数关系进行计数，从而判断锁相环的锁定状态。然而，在实现本发明过程中，发明人发现，传统的锁相环状态锁定检测电路至少存在着检测性能较差的问题。

发明内容

基于此，有必要提供一种可以大幅提升检测性能的锁相环状态检测电路，以及一种锁相环电路。

为了实现上述目的，本发明实施例采用以下技术方案：

一方面，本发明实施例提供一种锁相环状态检测电路，包括：

状态监测电路，用于监测锁相环的反馈时钟和参考时钟的相位差，在相位差恒定时输出第一触发信号；

计时电路，用于对相位差维持恒定的时长进行计时，在计时超过设定阈值时输出第二触发信号；

锁存电路，用于接收到第一触发信号和第二触发信号时，输出锁相环锁定时的状态信号。

在其中一个实施例中，状态监测电路包括与非门N1和触发器DFF1，与非门N1的输出端连接触发器DFF1的时钟输入端；

与非门N1的第一输入端用于接入反馈时钟，与非门N1的第二输入端用于接入锁相环的压控震荡时钟；

触发器DFF1的D端用于接入参考时钟，触发器DFF1的Q端用于输出第一触发信号，触发器DFF1的复位端用于接入复位信号。

在其中一个实施例中，计时电路包括触发器DFF2、触发器DFF3、触发器DFF4、触发器DFF5、触发器DFF6和触发器DFF7，以及与非门N2、非门IN1、非门IN2、非门IN3、非门IN4和非门IN5；

触发器DFF2的时钟输入端用于接入参考时钟，触发器DFF2的Q端连接非门IN1的输入端，触发器DFF2的D端连接非门IN1的输出端；

触发器DFF3的时钟输入端连接触发器DFF2的Q端，触发器DFF3的Q端连接非门IN2的输入端，触发器DFF3的D端连接非门IN2的输出端；

触发器DFF4的时钟输入端连接触发器DFF3的Q端，触发器DFF4的Q端连接非门IN3的输入端，触发器DFF4的D端连接非门IN3的输出端；

触发器DFF5的时钟输入端连接触发器DFF4的Q端，触发器DFF5的Q端连接非门IN4的输入端，触发器DFF5的D端连接非门IN4的输出端；