[发明专利]测试结构及测试方法

说明书

一种测试结构及测试方法，其中测试结构包括：基底；位于所述基底上的待测第一导电层，所述待测第一导电层内具有若干第一隔断；位于所述基底上相互平行排列的多个待测第二导电层，每个所述待测第二导电层内均具有若干第二隔断，且至少一个待测第二导电层与待测第一导电层电连接；位于所述基底上相互平行排列的若干第一导电层，每个所述第一导电层与待测第二导电层电连接；与所述待测第一导电层电连接的第一测试端；与一个所述第一导电层电连接的第二测试端。通过所述测试结构进行测试，以满足对不同待测导电层内的电连接和电隔断进行测试，以满足晶圆可接受测试需求。

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种测试结构及测试方法。

背景技术

对晶圆的生产制造的精确控制和评估贯穿晶圆生产的整个工艺制造过程，从而验证晶圆产品是否符合产品规格。要达到这一点，除了在生产的过程中精确监控每一生产步骤中的关键尺寸或者淀积薄膜的厚度外，还需要在晶圆出货前进行晶圆可接受性测试(WAT，Wafer Acceptance Test)，确保关键器件的电学参数符合电学设计规则。

WAT是晶圆级(Wafer Level)的管芯或结构测试，针对硅片上专门的测试结构(Test Key)所进行的电性测试，通过电参数来监控各部工艺是否正常和稳定。通过WAT数据分析，可以监控半导体制程工艺中的问题，帮助制程工艺进行调整。一般来说，晶圆可接受性测试的测试参数分为两类。一类是和器件相关的，包括开启电压(Vt)，饱和电流(I_dsat)，关闭电流(I_off)，衬底电流(I_sub)，击穿电压(Bvd)等。另一类是和工艺相关的，包括接薄层电阻接触电阻(R_C)及面电阻(R_S)，栅氧化层电性厚度(T_ox)，电容(C_ox)，隔离等。

现有的在线缺陷检测能够实现电连接或电隔断的测试，但是，其存在扫描耗时长、无法定位与定性、逐层扫通量低且需要额外的人工判断等缺陷。

因此，现有的测试结构的性能和测试方法仍需要进一步提高。

发明内容

本发明解决的技术问题是提供一种测试结构及测试方法，以满足对不同待测导电层内的电连接与电隔断进行测试，以满足晶圆可接受测试(WAT)需求。

为解决上述技术问题，本发明技术方案提供一种测试结构，包括：基底；位于所述基底上的待测第一导电层，所述待测第一导电层内具有若干第一隔断；位于所述基底上相互平行排列的多个待测第二导电层，每个所述待测第二导电层内均具有若干第二隔断，且至少一个待测第二导电层与待测第一导电层电连接；位于所述基底上相互平行排列的若干第一导电层，每个所述第一导电层与待测第二导电层电连接；与所述待测第一导电层电连接的第一测试端；与一个所述第一导电层电连接的第二测试端。

可选的，各所述第一导电层与待测第一导电层平行。

可选的，所述第一隔断的数量为一个以上。

可选的，所述待测第一导电层在所述待测第二导电层上层，或者所述待测第一导电层在所述待测第二导电层下层；所述待测第一导电层与所述待测第二导电层通过第一插塞电连接。

可选的，所述待测第二导电层在所述第一导电层上层，或者所述待测第二导电层在所述第一导电层下层；各所述待测第二导电层与各第一导电层通过第二插塞电连接。

可选的，所述第二隔断的数量为一个以上。

可选的，当所述第二隔断的数量为多个时，各所述待测第二导电层内相邻第二隔断之间间隔两个第二插塞。

可选的，相邻待测第二导电层内的第二隔断，沿垂直于待测第二导电层延伸方向上的中线不重合。