[发明专利]一种基于SIP技术的通用接口模块

权利要求书

1.一种基于SIP技术的通用接口模块，其特征在于，包括电路基板，所述电路基板上集成有裸片和电路模块；所述裸片包括429收发器、422收发器、LVDS收发器和1553B收发器；所述电路模块包括温度修正模块、指令驱动隔离输入/输出模块、加角速度接口模块和时钟信号处理模块；

所述裸片和所述电路模块在所述电路基板上堆叠以实现通用接口的集成，搭配主控电路使用；

所述指令驱动隔离输入/输出模块包括16路一次性指令驱动隔离输出电路和20路一次性指令驱动隔离输入电路；所述16路一次性指令驱动隔离输出电路包括16个三极管FD251，每个三极管实现一路一次性指令驱动隔离输出；所述20路一次性指令驱动隔离输入电路包括5个GH3201S-4型光耦，每个光耦实现4路一次性指令驱动隔离输入，保证内外交互的隔离。

2.如权利要求1所述的基于SIP技术的通用接口模块，其特征在于，所述429收发器包括429接收器JHI8591-40和429驱动器JHI8596，429驱动器JHI8596在管壳内部接入上拉电阻选择高速模式，并在内部集成电荷泵电容。

3.如权利要求1所述的基于SIP技术的通用接口模块，其特征在于，所述422收发器包括422接收器JS26CLV32BW和422驱动器JS26CLV32BW，实现4路422发送和4路422接收。

4.如权利要求1所述的基于SIP技术的通用接口模块，其特征在于，所述LVDS收发器包括LVDS驱动器JSRLVDS031LV和LVDS接收器JSRLVDS032LV，所述LVDS驱动器JSRLVDS031LV的4路LVDS总线通过ESD管SRV05-4进行数据总线进行保护，所述LVDS接收器JSRLVDS032LV内部集成100欧姆端接，便于进行数据采集。

5.如权利要求1所述的基于SIP技术的通用接口模块，其特征在于，所述1553B收发器包括1553B协议芯片JBU64843-1和1553B收发芯片JBU64843-2，上述1553B协议芯片JBU64843-1和1553B收发芯片JBU64843-2电气互连实现1553B总线接口；同时内部模拟电源和数字电源相互隔离，也不共地，电源端接入去耦电容。

6.如权利要求1所述的基于SIP技术的通用接口模块，其特征在于，所述温度修正模块包括电平转换芯片JS164245V，进行3.3V和5V电平转换，以处理3.3V和5V的温度信息交互；同时内部接入去耦电容，保证电源的稳定性。

7.如权利要求1所述的基于SIP技术的通用接口模块，其特征在于，所述加角速度接口模块包括一个电平转换芯片JS164245V、一个六路反相器JS74HC04SX、6个三极管FD251、6个二极管1N4148及去耦电容；加速度信息先进行六路反相器处理增强驱动能力后，经过电平转换芯片，实现6路加速度的5V转3.3V输入，角速度信息利用三极管驱动，之后进行电平转换，并在输入端反接二极管进行输入信息保护，实现6路角速度的5V转3.3V输入。

8.如权利要求1所述的基于SIP技术的通用接口模块，其特征在于，所述时钟信号处理模块包括一个电平转换芯片JALVC164245、4个三极管、上下拉电阻和去耦电容，时钟信号经过电平转换芯片后，再利用三极管实现对相应器件的驱动。

9.如权利要求1所述的基于SIP技术的通用接口模块，其特征在于，所述电路基板为HTCC高温共烧陶瓷；所述429收发器、422收发器、LVDS收发器、1553B收发器、温度修正模块、指令驱动隔离输入/输出模块、加角速度接口模块和时钟信号处理模块之间两两隔离，使各部分之间无电气连接，达到抑制干扰目的。