[发明专利]半导体结构及其形成方法

说明书

一种半导体结构及其形成方法，形成方法包括：第一掩膜叠层中第二掩膜层的厚度小于第二掩膜叠层中第二掩膜层的厚度，且以垂直于掩膜叠层侧壁的方向为横向，第二掩膜叠层的横向尺寸大于第一掩膜叠层的横向尺寸；在掩膜叠层的侧壁上形成侧墙层；本发明实施例，去除所述第一掩膜叠层，以侧墙层和第二掩膜叠层为掩膜刻蚀控制栅材料层，形成位于第一控制栅极和第二控制栅极，在外围区中形成第二掩膜叠层和位于第二掩膜叠层侧壁上的侧墙层，以侧墙层和第二掩膜叠层为掩膜刻蚀控制栅材料层同时形成第一控制栅极和第二控制栅极，避免了先后形成单元区和外围区中的控制栅极的掩膜过程中，存在的套刻误差的情况，有利于提高半导体结构的电学性能。

技术领域

本发明实施例涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。

背景技术

目前，快闪存储器(Flash)，又称为闪存，已经成为非挥发性存储器(Non-volatileMemory，NVM)的主流。根据结构不同，闪存可分为或非闪存(Nor Flash)和与非闪存(NANDFlash)两种。闪存的主要特点是在不加电的情况下能长期保持存储的信息，且具有集成度高、存取速度快、易于擦除和重写等优点，因而在微机、自动化控制等多项领域得到了广泛的应用。

由于NAND闪存器具有较高的单元密度、较高的存储密度、较快的写入和擦除速度等优势，逐渐成为了快闪存储器中较为普遍使用的一种结构，目前主要用于数码相机等的闪存卡和MP3播放机中。

发明内容

本发明实施例解决的问题是提供一种半导体结构及其形成方法，优化半导体结构的电学性能。

为解决上述问题，本发明实施例提供一种半导体结构的形成方法，包括：提供基底，所述基底包括单元区和外围区，所述基底包括衬底、位于所述衬底上的控制栅材料层、位于所述控制栅材料层上的第一掩膜材料层以及位于所述第一掩膜材料层上的第二掩膜材料层；刻蚀所述第一掩膜材料层和第二掩膜材料层，形成掩膜叠层，所述掩膜叠层包括第一掩膜层和位于所述第一掩膜层上的第二掩膜层，位于单元区中的所述掩膜叠层为第一掩膜叠层，位于外围区的所述掩膜叠层为第二掩膜叠层，所述第一掩膜叠层中所述第二掩膜层的厚度小于所述第二掩膜叠层中所述第二掩膜层的厚度，且以垂直于所述掩膜叠层侧壁的方向为横向，所述第二掩膜叠层的横向尺寸大于所述第一掩膜叠层的横向尺寸；在所述掩膜叠层的侧壁上形成侧墙层；形成所述侧墙层后，去除所述第一掩膜叠层，且保留第二掩膜叠层；以所述侧墙层和所述第二掩膜叠层为掩膜刻蚀所述控制栅材料层，形成位于所述单元区的第一控制栅极和位于所述外围区的第二控制栅极。

可选的，提供基底的步骤中，所述第二掩膜材料层的厚度为至

可选的，刻蚀所述第二掩膜材料层，形成第二掩膜层的过程中，刻蚀气体的流量为100sccm至200sccm。

可选的，采用含C和含F的气体刻蚀所述第二掩膜材料层，形成第二掩膜层。

可选的，形成所述掩膜叠层的步骤中，所述第二掩膜叠层中的所述第二掩膜层与所述第一掩膜叠层中的所述第二掩膜层的厚度差大于

可选的，去除所述第一掩膜叠层，且保留第二掩膜叠层的步骤包括：去除所述第一掩膜叠层中的所述第二掩膜层，且保留所述第二掩膜叠层中部分厚度的第二掩膜层；去除第一掩膜叠层的第二掩膜层后，去除所述单元区中的所述第一掩膜层。

可选的，采用含C和含F的气体去除所述第一掩膜叠层中的所述第二掩膜层。

可选的，采用氧气去除所述单元区中的所述第一掩膜层。

可选的，去除所述单元区中的第一掩膜层的步骤中，所述第二掩膜层的刻蚀难度大于所述第一掩膜层的刻蚀难度。

可选的，所述第二掩膜层的材料包括氮化硅、DRAC材料、BARC材料、ODL材料、DUO材料和APF材料中的一种或多种。