[发明专利]半导体装置及相关方法

说明书

一种半导体装置及相关方法。在一个实例中，一种半导体装置可以包括衬底、装置堆叠、第一内部互连和第二内部互连以及包封料。所述衬底可以包括：彼此相对的第一衬底侧和第二衬底侧；衬底外侧壁，所述衬底外侧壁位于所述第一衬底侧与所述第二衬底侧之间；以及衬底内侧壁，所述衬底内侧壁在所述第一衬底侧与所述第二衬底侧之间界定空腔。所述装置堆叠可以位于所述空腔中并且可以包括第一电子装置和堆叠在所述第一电子装置上的第二电子装置。所述第一内部互连可以耦接到所述衬底和所述装置堆叠。所述第二内部互连可以耦接到所述第二电子装置和所述第一电子装置。所述包封料可以覆盖所述衬底内侧壁和所述装置堆叠并且可以填充所述空腔。本文公开了其它实例和相关方法。

技术领域

本公开总体上涉及电子装置，并且更具体地涉及半导体装置和用于制造半导体装置的方法。

背景技术

现有半导体封装和用于形成半导体封装的方法存在不足之处，例如造成成本过多、可靠性降低、性能相对较低或封装尺寸太大。对于本领域的技术人员来说，通过将常规和传统方法与本公开进行比较并且参照附图，此类方法的另外的局限性和缺点将变得明显。

发明内容

本揭露的各种态样提供一种半导体装置，所述半导体装置包括：衬底，所述衬底包括：第一衬底侧，第二衬底侧，所述第二衬底侧与所述第一衬底侧相对，衬底外侧壁，所述衬底外侧壁位于所述第一衬底侧与所述第二衬底侧之间，以及衬底内侧壁，所述衬底内侧壁在所述第一衬底侧与所述第二衬底侧之间界定空腔；装置堆叠，所述装置堆叠位于所述空腔中并且包括：第一电子装置；以及第二电子装置，所述第二电子装置堆叠于所述第一电子装置上；第一内部互连，所述第一内部互连耦接到所述衬底和所述装置堆叠；第二内部互连，所述第二内部互连耦接到所述第二电子装置和所述第一电子装置；以及包封料，所述包封料覆盖所述衬底内侧壁和所述装置堆叠并且填充所述空腔。在所述半导体装置中，所述装置堆叠的底部从所述包封料暴露。在所述半导体装置中，所述第二衬底侧与所述包封料的底部和所述装置堆叠的底部共面。在所述半导体装置中，所述包封料覆盖所述第一衬底侧。在所述半导体装置中，所述第一电子装置的顶侧低于所述第一衬底侧；并且所述第二电子装置的顶侧低于所述第一衬底侧。在所述半导体装置中，所述装置堆叠包括堆叠于所述第二电子装置上的第三电子装置；并且所述第三电子装置的顶侧高于所述第一衬底侧。在所述半导体装置中，所述装置堆叠包括堆叠于所述第二电子装置上的第三电子装置；所述第一电子装置的顶侧包括第一装置端子；所述第二电子装置的顶侧包括第二装置端子；所述第三电子装置的顶侧包括第三装置端子；所述第一衬底侧包括第一衬底端子；所述装置堆叠包括偏移配置，其中：所述第二电子装置覆盖所述第一电子装置的大部分顶侧，但是使所述第一装置端子暴露；并且所述第三电子装置覆盖所述第二电子装置的大部分顶侧，但是使所述第二装置端子暴露；所述第一内部互连耦接到所述第一装置端子中的第一个第一装置端子和所述第一衬底端子；所述第二内部互连耦接到所述第二装置端子中的第一个第二装置端子和所述第一装置端子中的第二个第一装置端子；并且第三内部互连耦接到所述第三装置端子中的第一个第三装置端子和所述第二装置端子中的第二个第二装置端子。在所述半导体装置中，所述包封料覆盖所述衬底外侧壁。在所述半导体装置中，所述第一内部互连包括耦接到所述衬底的第一端和耦接到所述装置堆叠的第二端；并且所述第一端的高度高于所述第二端的高度。在所述半导体装置中，所述装置堆叠包括堆叠于所述第二电子装置上的第三电子装置；所述第一电子装置的厚度大于所述第二电子装置的厚度；并且所述第二电子装置的厚度与所述第三电子装置的厚度相同。所述半导体装置包括：竖直互连，所述竖直互连耦接到所述第一衬底侧并且由所述包封料定界，其中所述包封料包括包封料顶侧，所述包封料顶侧具有使所述竖直互连暴露的开口。在所述半导体装置中，所述第二电子装置堆叠于所述第一电子装置的第一侧上；所述装置堆叠包括堆叠于所述第一电子装置的第二侧上的第三电子装置；并且所述第三电子装置包括：从所述包封料暴露的侧壁；以及背离所述第一电子装置并且从所述包封料暴露的侧。在所述半导体装置中，所述衬底包括：衬底竖直部分，所述衬底竖直部分包括所述第一衬底侧；以及衬底突出部部分，所述包括所述第二衬底侧的突出部；并且所述衬底突出部部分包括界定所述空腔的第一宽度的突出部；所述衬底竖直部分界定所述空腔的第二宽度，所述第二宽度大于所述第一宽度；并且所述第一内部互连耦接到所述衬底突出部。在所述半导体装置中，所述第一衬底侧从所述包封料暴露。在所述半导体装置中，基底衬底；模块堆叠，所述模块堆叠包括：第一模块，所述第一模块位于所述基底衬底上并且包括所述衬底、所述装置堆叠、所述第一内部互连和所述第二内部互连以及所述包封料；以及第二模块，所述第二模块位于所述第一模块上并且包括具有第二空腔的第二衬底、位于所述第二空腔中的第二装置堆叠，以及覆盖所述第二装置堆叠并且填充所述第二空腔的第二包封料；以及基底包封料，所述基底包封料覆盖所述基底衬底和所述模块堆叠。在所述半导体装置中，所述基底衬底包括邻近所述模块堆叠的第一侧的第一基底边缘和邻近所述模块堆叠的第二侧的第二基底边缘；所述第一模块的所述衬底包括第一模块端子，所述第一模块端子位于所述第一模块的顶侧处并且与所述第二基底边缘相比更靠近所述第一基底边缘；所述第二模块的所述第二衬底包括第二模块端子，所述第二模块端子位于所述第二模块的顶侧处并且与所述第一基底边缘相比更靠近所述第二基底边缘；第一模块互连从所述第一模块端子延伸到所述基底衬底的所述第一基底边缘；并且第二模块互连从所述第二模块端子延伸到所述基底衬底的所述第二基底边缘。在所述半导体装置中，所述模块堆叠包括：第三模块，所述第三模块位于所述第二模块上并且包括具有第三空腔的第三衬底、位于所述第三空腔中的第三装置堆叠，以及覆盖所述第三装置堆叠并且填充所述第三空腔的第三包封料；所述模块堆叠包括偏移配置，其中：所述第二模块使所述第一模块的顶侧的一部分暴露；并且所述第三模块使所述第二模块的顶侧的一部分暴露；并且所述第二模块的所述第二衬底邻近所述第二模块的所述顶侧并且在所述第二模块的所述顶侧的所暴露部分处包括端子。