[发明专利]FPGA布线方法有效

专利信息
申请号: 202010476973.8 申请日: 2020-05-29
公开(公告)号: CN111709205B 公开(公告)日: 2023-05-16
发明(设计)人: 鞠瑜华;白利琼;刘乙力 申请(专利权)人: 成都华微电子科技股份有限公司
主分类号: G06F30/347 分类号: G06F30/347;G06F30/3315
代理公司: 成都惠迪专利事务所(普通合伙) 51215 代理人: 刘勋
地址: 610000 四川省成都市中国(四川)自由贸易试验区成*** 国省代码: 四川;51
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: fpga 布线 方法
【权利要求书】:

1.FPGA布线方法,包括下述步骤:

1)检测是否存在目标器件布线模型,若不存在则报告错误,反之则进入下一步;

2)解析模型并构造布线资源图;

3)初始布线;

4)检查布线次数是否已满,如果已满则直接输出布线结果,反之则进入下一步;

5)检查是否存在未处理的布线拥挤,若存在则拆线重布,更新拥挤度信息,再次检测是否存在拥挤;若不存在则将布线次数加1并转到步骤4);

其特征在于,

所述步骤3)包括:

(3.1)根据时序分析和布线资源对每条网线进行优先级计算;

(3.2)按照优先级顺序对线网进行布线;

所述步骤(3.1)包括:

(a)对于n条网线的集合S={s0,s1,…,si,…,sn-1},通过时序分析获得每条网线的延时裕量T={t0,t1,…,ti,…,tn-1},ti为网线si的延时裕量;

通过布线资源分析获得每条网线的资源数R={r0,r1,…,ri,…,rn-1},其中ri=rin+rout表示网线si的资源数;rin为输入资源数,表示其它模块到漏端的路径数;rout为输出资源数,表示源端通过配对的布线资源模块的可到其它模块的路径数;

根据T和R计算网线延时余量因子T′={t′0,t′1,…,t′i,…,t′n-1}和布线资源因子R′={r′0,r′1,…,r′i,…,r′n-1};

(b)计算网线优先级G={g0,g1,…,gi,…,gn-1},gi为网线si的优先级权重数,gi值越小,优先级越高;G与延时余量因子T′和布线资源因子R′相关,其计算公式如下:

其中,Wt和Wr为预设的权重常数。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于成都华微电子科技股份有限公司,未经成都华微电子科技股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/202010476973.8/1.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top