[发明专利]存储器控制器和包括该存储器控制器的存储器系统

说明书

公开了存储器控制器和包括该存储器控制器的存储器系统。所述存储器控制器被配置为控制存储器模块，所述存储器控制器包括：处理电路，被配置为：使用奇偶校验矩阵的第一部分对来自存储器模块的读取码字执行ECC解码，以生成第一校正子和第二校正子；基于第二校正子和判定校正子来确定读取码字中的错误的类型，判定校正子与第一校正子和第二校正子之和对应；以及输出指示错误的类型的解码状态标志。

本申请要求于2019年9月17日提交的第10-2019-0114283号韩国专利申请的优先权，所述韩国专利申请的公开通过引用全部包含于此。

技术领域

本公开的一些示例实施例涉及存储器，更具体地，涉及存储器控制器和包括该存储器控制器的存储器系统。

背景技术

存储器装置可使用包括例如硅(Si)、锗(Ge)、砷化镓(GaAs)、磷化铟(InP)等的半导体来实现。存储器装置通常被划分为易失性存储器装置和非易失性存储器装置。

易失性存储器装置表示当电源被关闭时存储的数据丢失的存储器装置。另一方面，非易失性存储器装置表示当电源被关闭时保持存储的数据的存储器装置。因为作为一种易失性存储器装置的动态随机存取存储器(DRAM)具有高存取速度，所以DRAM被广泛用作计算系统的工作存储器、缓冲器存储器、主存储器等。

发明内容

一些示例实施例提供了一种能够高效地确定在存储器模块中发生的错误的类型的存储器控制器。

一些示例实施例提供了一种存储器系统，所述存储器系统包括能够高效地确定在存储器模块中发生的错误的存储器控制器。

根据一些示例实施例，提供了一种存储器控制器，所述存储器控制器被配置为控制存储器模块，所述存储器控制器包括：处理电路，被配置为：使用奇偶校验矩阵的第一部分对来自存储器模块的读取码字执行ECC解码，以生成第一校正子和第二校正子；基于第二校正子和判定校正子来确定读取码字中的错误的类型，判定校正子与第一校正子和第二校正子之和对应；以及输出指示错误的类型的解码状态标志。

根据一些示例实施例，提供了一种存储器系统，所述存储器系统包括：存储器模块；以及存储器控制器，包括处理电路，处理电路被配置为：使用奇偶校验矩阵的第一部分对来自存储器模块的读取码字执行ECC解码，以生成第一校正子和第二校正子；基于第二校正子和判定校正子来确定读取码字中的错误的类型，判定校正子与第一校正子和第二校正子之和对应；以及输出指示错误的类型的解码状态标志。

根据一些示例实施例，提供了一种存储器控制器，所述存储器控制器被配置为控制存储器模块，所述存储器控制器包括：处理电路，被配置为：使用奇偶校验生成矩阵对用户数据集和元数据执行ECC编码，以生成错误定位奇偶校验数据、第一错误大小奇偶校验数据和第二错误大小奇偶校验数据；将输出码字输出到存储器模块，输出码字包括用户数据集、元数据、错误定位奇偶校验数据、第一错误大小奇偶校验数据以及第二错误大小奇偶校验数据；使用奇偶校验矩阵的第一部分对来自存储器模块的读取码字执行ECC解码，以生成第一校正子和第二校正子；基于第二校正子和判定校正子来确定读取码字中的错误的类型，判定校正子与第一校正子和第二校正子之和对应；以及输出指示错误的类型的解码状态标志。

根据一些示例实施例，存储器控制器可使用奇偶校验矩阵的第一部分对来自存储器模块的读取码字执行ECC解码，以生成第一校正子和第二校正子；可基于第二校正子以及与第一校正子和第二校正子之和对应的判定校正子来选择性地确定码字中的错误的类型。因此，存储器控制器可提高错误确定的速度和效率。

附图说明

通过参照附图详细描述本公开的一些示例实施例，本公开的以上和其它特征将变得更加清楚。

图1是示出根据一些示例实施例的存储器系统的框图。

图2是示出根据一些示例实施例的图1的存储器系统中的存储器控制器的框图。