[发明专利]半导体凸块及其制备方法、封装器件在审
申请号: | 202010499693.9 | 申请日: | 2020-06-04 |
公开(公告)号: | CN111627881A | 公开(公告)日: | 2020-09-04 |
发明(设计)人: | 孙彬 | 申请(专利权)人: | 厦门通富微电子有限公司 |
主分类号: | H01L23/488 | 分类号: | H01L23/488;H01L23/00;H01L23/31 |
代理公司: | 北京中知法苑知识产权代理有限公司 11226 | 代理人: | 李明;赵吉阳 |
地址: | 361012 福建省厦门市自由贸易试验区厦门片*** | 国省代码: | 福建;35 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 半导体 及其 制备 方法 封装 器件 | ||
本发明提供一种半导体凸块及其制备方法、封装器件。制备方法包括:提供基底;在基底上形成种子层;在种子层上通过一次构图工艺形成第一层凸块和第二层凸块,以制备得到半导体凸块,第一层凸块面积小于第二层凸块面积。本发明通过一次构图工艺形成半导体凸块,可以简化半导体凸块的制备工序,有效降低制作成本。在与其他器件进行封装压合时,由于第一层凸块面积小于第二层凸块面积,该第一层凸块可以有效降低或减缓半导体凸块对保护层的应力,另外,由于第一层凸块和第二层凸块通过一次构图工艺形成,两者之间结合力较好,并且第二层凸块在与其他器件进行压合时,压合可靠性大大提高。
技术领域
本发明属于半导体器件技术领域,具体涉及一种半导体凸块、一种半导体凸块的制备方法以及一种封装器件。
背景技术
在金凸块倒装工艺中,由于存在金凸块的内应力及压合时的外力,这会导致护层损坏,最终导致芯片失效。
相关技术一中,在金凸块下方增加一层PI胶作为缓冲层,降低护层的受力,但PI胶的高度差会造成凸块表面也存在高度差,导致压合不佳。
相关技术二中,利用双层金凸块工艺,降低第一层金凸块的面积,来减小整体凸块对护层的应力,但在第二层金凸块工艺的光刻时,第一层金凸块表面的粗糙度会影响第二层工艺中光刻,造成显影不佳,导致第二层凸块结合力及可靠性不佳。
发明内容
本发明旨在至少解决现有技术中存在的技术问题之一,提供一种半导体凸块、一种半导体凸块的制备方法以及一种封装器件。
本发明的一方面,提供一种半导体凸块的制备方法,包括:
提供基底;
在所述基底上形成种子层;
在所述种子层上通过一次构图工艺形成第一层凸块和第二层凸块,以制备得到半导体凸块,其中,所述第一层凸块面积小于所述第二层凸块面积。
在可选地一些实施方式中,所述在所述种子层上通过一次构图工艺形成第一层凸块和第二层凸块,包括:
在所述种子层上依次形成第一光刻胶层和第二光刻胶层;
图形化所述第一光刻胶层和所述第二光刻胶层,分别形成第一开口区域以及与所述第一开口区域相连通的第二开口区域;
在所述第一开口区域内形成所述第一层凸块,在所述第二开口区域内形成所述第二层凸块。
在可选地一些实施方式中,所述第一光刻胶层的光敏感度小于所述第二光刻胶层的光敏感度,所述图形化所述第一光刻胶层和所述第二光刻胶层,分别形成第一开口区域以及与所述第一开口区域相连通的第二开口区域,包括:
第一图形化阶段:
对所述第二光刻胶层进行曝光和显影处理,以在所述第二光刻胶层上形成贯穿其厚度的所述第二开口区域;以及,
对所述第一光刻胶层进行显影处理,以在所述第一光刻胶层上形成贯穿其厚度的竖向第一开口区域;
第二图形化阶段:
继续对所述第一光刻胶层进行显影处理,以在所述第一光刻胶层上形成沿其长度方向贯穿预定深度的横向第一开口区域;
所述竖向第一开口区域和所述横向第一开口区域组成所述第一开口区域。
在可选地一些实施方式中,所述第一图形化阶段的时间范围为80s~100s;和/或,
所述第二图形化阶段的时间范围为10s~30s。
在可选地一些实施方式中,所述第一光刻胶层的厚度与所述第一层凸块的高度一致,所述第二光刻胶层的厚度大于所述第二层凸块的高度。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于厦门通富微电子有限公司,未经厦门通富微电子有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202010499693.9/2.html,转载请声明来源钻瓜专利网。