[发明专利]一种掩膜版、制备半导体器件的方法和半导体器件

说明书

本公开提出一种掩膜版、制备半导体器件的方法和半导体器件，掩膜版包括掩膜基板，掩膜基板上设置有至少一个有效开窗区域以及环绕至少一个有效开窗区域设置的非开窗区域；至少一个有效开窗区域的外侧设置有至少一个无效开窗区域，无效开窗区域能够使得通过对应的有效开窗区域形成的显影区域在受热时不发生变形。本公开的掩膜版，在空旷区设计无效开窗区域，使得通过该无效开窗区域曝光显影后得到光刻胶上的显影非开窗区，将烘烤工艺的热膨胀效应转移至该显影非开窗区域，保护通过掩膜版上正常开窗区得到的光刻胶上的显影开窗区不受光阻膨胀效应影响，由于无效开窗区宽度小，曝光后的光刻胶层显影时无法显开，后续无法生产Bump，不会影响产品。

技术领域

本公开属于半导体技术领域，具体涉及一种掩膜版、制备半导体器件的方法和半导体器件。

背景技术

在现有的半导体器件制备过程中，如后道金凸块封装，业界一般使用负性光刻胶，由于负性光刻胶易膨胀的特性，在黄光流程经过显影和烘烤后开窗区会向空旷的非开窗区膨胀，导致开窗发生变形，尤其芯片最边缘第一颗开窗，从而导致在封装时，长金凸块(Bump)后Bump外观变形及垂直度差，影响Bump可靠性。

如图1所示，为传统的掩膜版结构示意图，掩膜版100包括遮光区101和透光区102，最左侧的遮光区左侧无其他遮光区，即为空旷区。结合图2来看使用掩膜版100来加工金凸块的过程，图2a中，在基底104上涂布负性光刻胶层103；图2b中，将掩膜版100置于光刻胶层103上方，使用黄光照射掩膜版，遮光区101下对应的负性光刻胶由于未受到光照而不被曝光，形成非曝光区105，其中，该遮光区101为最左侧的遮光区，也就是紧邻空旷区的遮光区；图2c中，对曝光后的光刻胶层103进行显影，非曝光区105在显影液的作用下溶解，形成开窗区106；图2d中，使用烘烤设备107对显影后的光刻胶层103进行烘烤，由于烘烤后开窗区会向空旷的非开窗区膨胀，开窗区106发生变形，变形后的开窗区如图2e所示。比较图2e和图2c中的开窗区，可见，烘烤工艺后开窗区106在紧邻空旷区的一侧出现明显的变形，进而导致在后续的封装工艺中Bump外观变形及垂直度差，影响Bump

可靠性。

目前行业内主要通过改进烘烤工艺的方式来解决上述问题，例如降低烘烤温度和时间、减小部分烘烤工艺等，但是这种方式无法彻底解决变形问题，同时，还可能会导致光阻烘烤不足，进而导致长Bump后渗镀，影响制程良率。

发明内容

本公开旨在至少解决现有技术中存在的技术问题之一，提供一种掩膜版、制备半导体器件的方法和半导体器件。

本公开的一个方面，提供一种掩膜版，包括掩膜基板，所述掩膜基板上设置有至少一个有效开窗区域以及环绕所述至少一个有效开窗区域设置的非开窗区域；其中，

至少一个所述有效开窗区域的外侧设置有至少一个无效开窗区域，所述无效开窗区域能够使得通过对应的所述有效开窗区域形成的显影区域在受热时不发生变形。

在一些可选地实施方式中，所述无效开窗区域朝向对应的所述有效开窗区域的一侧、与所述有效开窗区域朝向所述无效开窗区域的一侧之间的距离不小于预设的第一阈值，且所述无效开窗区域的宽度不大于预设的第二阈值。

在一些可选地实施方式中，所述第一阈值的范围为20um～50um。

在一些可选地实施方式中，所述第二阈值范围为2um～4um。

在一些可选地实施方式中，各所述无效开窗区域与对应的所述有效开窗区域之间的距离均相等。

在一些可选地实施方式中，所述掩膜基板上间隔设置有多个所述有效开窗区域；其中，

所述多个有效开窗区域沿其预定的第一方向的至少一侧分别对应设置有多个第一无效开窗区域；和/或，