[发明专利]用于制造半导体倒装芯片封装的方法

说明书

本发明公开了一种半导体倒装芯片封装(10)，其包括：衬底(11)，所述衬底(11)包括第一主面、与第一主面相对的第二主面以及设置在第一主面上的一个或多个导电结构(11.1)；一个或多个柱(12)，所述一个或多个柱(12)设置在导电结构(11.1)中的至少一个上；半导体管芯13，所述半导体管芯13在其主面上包括一个或多个接触焊盘(13.1)，其中，半导体管芯(13)连接到衬底(11)，使得接触焊盘(13.1)中的至少一个与柱(12)中的一个连接；以及包封物14，所述包封物14设置在衬底(11)和半导体管芯(13)上。

技术领域

本公开涉及用于制造半导体倒装芯片封装的方法，并且涉及半导体倒装芯片封装。具体地，本公开涉及制造其中衬底是互连衬底或引线框架的半导体倒装芯片封装。

背景技术

在半导体封装中，关于低寄生电感和电容以及短互连的良好电性能的要求已导致将倒装芯片封装添加到许多封装平台路线图。倒装芯片安装是用已沉积到管芯焊盘上的焊料凸块将半导体管芯连接到衬底(例如电路板或另一管芯)的方法。焊料凸块沉积在半导体管芯的顶表面上的管芯焊盘上。为了将管芯安装到衬底，将管芯翻转使得其顶表面面向下，并且对准使得其焊盘与衬底上的匹配焊盘对准。最后，将焊料凸块回流以完成互连。无论将倒装芯片凸起的管芯固定在哪种类型的衬底上，已知这些倒装芯片技术提供了优良的电性能以及还有小的形状因数。

发明内容

本公开的第一方面涉及用于制造半导体倒装芯片封装的方法，所述方法包括：提供互连衬底，尤其是模制互连衬底(MIS)，所述互连衬底包括第一主面、与第一主面相对的第二主面以及设置在第一主面上的一个或多个导电结构；在导电结构中的至少一个之上形成一个或多个柱；提供在其主面上包括一个或多个接触焊盘的半导体管芯；将半导体管芯附接到衬底，使得接触焊盘中的至少一个与柱中的一个连接；以及将包封物施加到衬底和半导体管芯。

本公开的第二方面涉及用于制造半导体倒装芯片封装的方法，所述方法包括：提供包括管芯焊盘和/或一个或多个引线的引线框架；至少在管芯焊盘中的或引线中的一个或多个之上形成一个或多个柱；提供在其主面上包括一个或多个接触焊盘的半导体管芯；将半导体管芯附接到管芯焊盘或引线中的一个或多个，使得接触焊盘中的至少一个与柱中的一个连接；以及将包封物施加到管芯焊盘、引线和半导体管芯。

本公开的第三方面涉及半导体倒装芯片封装，所述半导体倒装芯片封装包括：衬底，所述衬底包括第一主面、与第一主面相对的第二主面以及设置在第一主面上的一个或多个导电结构；一个或多个柱，所述一个或多个柱设置在导电结构中的至少一个上；半导体管芯，所述半导体管芯在其主面上包括一个或多个接触焊盘，其中，所述半导体管芯连接到衬底，使得接触焊盘中的至少一个与柱中的一个连接；以及包封物，所述包封物设置在衬底和半导体管芯上。

本公开的第四方面涉及半导体倒装芯片封装，所述半导体倒装芯片封装包括：引线框架，所述引线框架包括管芯焊盘和/或一个或多个引线；一个或多个柱，所述一个或多个柱设置在管芯焊盘上或引线中的一个或多个上；半导体管芯，所述半导体管芯在其主面上包括一个或多个接触焊盘，其中，所述半导体管芯连接到管芯焊盘或引线中的一个或多个，使得接触焊盘中的至少一个与柱中的一个连接；以及包封物，所述包封物设置在管芯焊盘、引线和半导体管芯上。

附图说明

包括附图以提供对实施例的进一步理解，并且附图被并入本说明书中并构成本说明书的一部分。附图示出了实施例，并且与说明书一起用于解释实施例的原理。其它实施例和实施例的许多预期优点将容易理解，因为它们通过参考以下详细描述变得更好理解。

附图的元件不一定相对于彼此成比例。相似的附图标记指代对应的类似部件。

图1示出了根据第一方面的用于制造半导体倒装芯片封装的方法的示例的流程图，所述方法包括利用MIS衬底作为用于半导体倒装芯片封装的衬底。