[发明专利]存储设备及操作该存储设备的方法

说明书

提供了一种存储设备及操作该存储设备的方法。所述存储设备包括：第一非易失性存储器芯片；第二非易失性存储器芯片；以及控制器。所述控制器可以包括：处理器，被配置为执行加载到片上存储器的闪存转换层；ECC引擎，被配置为在所述处理器的控制下生成数据的第一奇偶校验位，并且选择性地生成所述数据的第二奇偶校验位；以及非易失性存储器接口电路，被配置为向所述第一非易失性存储器芯片发送所述数据和所述第一奇偶校验位，并且选择性地向所述第二非易失性存储器芯片发送选择性地生成的所述第二奇偶校验位。

相关申请的交叉引用

通过引用的方式将于2019年9月20日在韩国知识产权局提交的题为“StorageDevice Selectively Generating Parity Bits According to Endurance of MemoryCell”的韩国专利申请No.10-2019-0115842的全部内部合并于此。

技术领域

实施例涉及依据存储单元的耐久性选择性地生成奇偶校验位的存储设备及其操作方法。

背景技术

基于纠错码的奇偶校验位可以用于纠正存储单元中存储的数据中发生的错误。随着奇偶校验位的数量增加，可以增强纠错能力。

发明内容

实施例涉及一种存储设备，包括：第一非易失性存储器芯片；第二非易失性存储器芯片；以及控制器。所述控制器可以包括：处理器，用于执行加载到片上存储器的闪存转换层(FTL)；ECC引擎，用于在所述处理器的控制下生成数据的第一奇偶校验位，并且选择性地生成所述数据的第二奇偶校验位；以及非易失性存储器接口电路，用于向所述第一非易失性存储器芯片发送所述数据和所述第一奇偶校验位，并且选择性地向所述第二非易失性存储器芯片发送选择性地生成的所述第二奇偶校验位。

实施例还涉及一种存储设备，包括：第一非易失性存储器芯片；第二非易失性存储器芯片；以及包括处理器和ECC引擎的控制器。所述ECC引擎可以在所述处理器的控制下，生成要存储在所述第一非易失性存储器芯片中的数据的第一奇偶校验位，并且可以选择性地生成所述数据的第二奇偶校验位，并且所述处理器可以在所述第二非易失性存储器芯片中选择性地分配将要存储选择性地生成的所述第二奇偶校验位的区域。

实施例还涉及一种操作存储设备的方法，所述存储设备包括第一非易失性存储器芯片、第二非易失性存储器芯片以及控制器，所述方法包括：通过所述控制器检查所述第一非易失性存储器芯片的存储数据和所述数据的第一奇偶校验位的存储单元的编程擦除(PE)循环；以及所述控制器依据所述PE循环选择性地生成除了所述第一奇偶校验位外的、要存储在所述第二非易失性存储器芯片中的所述数据的第二奇偶校验位。

附图说明

通过参照附图详细描述示例实施例，特征对于本领域技术人员将变得清楚，在附图中：

图1示出了根据示例实施例的电子设备的框图。

图2A至图2D示出了图1的存储设备的框图。

图3A和图3B示出了图1的存储设备的框图。

图4A和图4B示出了图1的存储设备的框图。

图5A和图5B示出了根据示例实施例的控制器的操作方法的流程图。

图6示出了图1中的第一NVM芯片的框图。

图7示出了图1中的第二NVM芯片的框图。

图8至图9示出了根据示例实施例的包括存储设备的电子设备的框图。

具体实施方式

图1示出了根据示例实施例的电子设备的框图。