[发明专利]具有沉积的半导体插塞的三维存储器件及其形成方法

权利要求书

1.一种三维存储器件，包括：

衬底；

存储叠层，所述存储叠层包括所述衬底上的多个交错导体层和电介质层；以及

存储器串，所述存储器串垂直延伸穿过所述存储叠层，

其中，所述多个交错导体层和电介质层的底部导体层与所述存储器串相交并与之接触，

其中，所述存储器串在其内部包括在所述存储器串的下部连接至所述衬底的半导体插塞，

其中，所述半导体插塞包括沉积到所述衬底上的半导体材料。

2.根据权利要求1所述的三维存储器件，其中，所述半导体插塞的顶表面低于所述底部导体层的顶表面。

3.根据权利要求1所述的三维存储器件，其中，所述半导体材料为多晶硅。

4.根据权利要求1所述的三维存储器件，其中，所述存储器串包括沿所述存储器串的侧壁的半导体沟道，所述半导体沟道沿所述存储器串延伸，以接触所述半导体插塞。

5.根据权利要求1-4中任一项所述的三维存储器件，还包括位于所述存储叠层和所述衬底之间的底部电介质层，其中，所述半导体插塞位于所述底部电介质层中，并且所述底部电介质层具有处于10nm到50nm的范围内的厚度。

6.根据权利要求5所述的三维存储器件，还包括延伸穿过所述存储叠层和所述底部电介质层以接触所述衬底的支撑柱。

7.根据权利要求6所述的三维存储器件，其中，所述支撑柱的横向直径小于所述存储器串的横向直径，并且利用氧化硅填充所述支撑柱。

8.根据权利要求1-4中任一项所述的三维存储器件，还包括穿过所述存储叠层延伸到所述衬底中的源极结构，其中，所述源极结构包括所述衬底中的掺杂半导体区、所述掺杂半导体区和所述多个导体层之上的绝缘结构、以及所述绝缘结构中的源极导体，所述源极导体与所述掺杂半导体区电连接并且通过所述绝缘结构与所述多个导体层绝缘。

9.一种三维存储器件，包括：

衬底；

存储堆叠体，所述存储堆叠体包括所述衬底之上的多个存储叠层，每个存储叠层包括多个交错导体层和电介质层；以及

存储器串，所述存储器串具有垂直延伸穿过所述存储堆叠体的多个存储器子串，每个存储叠层具有各自的存储器子串，

其中，所述多个交错导体层和电介质层的底部导体层与所述存储器串相交并与之接触，

其中，所述存储器串在其内部包括在所述存储器串的下部连接至所述衬底的半导体插塞，

其中，所述半导体插塞包括沉积到所述衬底上的半导体材料。

10.根据权利要求9所述的三维存储器件，其中，所述半导体插塞的顶表面低于所述底部导体层的顶表面。

11.根据权利要求9所述的三维存储器件，其中，所述半导体材料为多晶硅。

12.根据权利要求9所述的三维存储器件，其中，所述存储器串包括沿所述存储器串的侧壁的半导体沟道，所述半导体沟道沿所述存储器串延伸，以接触所述半导体插塞。

13.根据权利要求9-12中任一项所述的三维存储器件，还包括位于所述存储堆叠体和所述衬底之间的底部电介质层，其中，所述半导体插塞位于所述底部电介质层中，并且所述底部电介质层具有处于10nm到50nm的范围内的厚度。

14.根据权利要求9-12中任一项所述的三维存储器件，其中，相邻存储叠层的存储器子串沿所述存储器串的延伸方向彼此对准并且通过沟道插塞连接，所述沟道插塞包括导电材料。

15.根据权利要求13所述的三维存储器件，还包括穿过所述存储堆叠体和所述底部电介质层延伸到所述衬底中的源极结构，其中，所述源极结构包括所述衬底中的掺杂半导体区、所述掺杂半导体区和所述多个导体层之上的绝缘结构、以及所述绝缘结构中的源极导体，所述源极导体与所述掺杂半导体区电连接并且通过所述绝缘结构与所述多个导体层绝缘。