[发明专利]半导体结构及其形成方法

说明书

一种半导体结构及其形成方法，形成方法包括：图形化核心材料层，形成位于第一延伸区的核心层；在核心层的侧壁上形成侧墙；对核心材料层进行离子掺杂，适于使第一间隔区的核心材料层的耐刻蚀度大于第一连接区的核心材料层的耐刻蚀度；在第二间隔区上形成填充于相邻侧墙之间的填充层和位于第二连接区的第一凹槽；在进行离子掺杂以及形成核心层、侧墙和填充层后，去除位于第一连接区的核心层，形成位于第二凹槽，第二凹槽和第一凹槽沿第二方向间隔排列；以填充层、侧墙和位于第一间隔区的核心层为掩膜，刻蚀第一凹槽和第二凹槽下方的介质层，形成多个互连沟槽。本发明实施例有利于提高互连沟槽的图形设计自由度和灵活度。

技术领域

本发明实施例涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。

背景技术

随着半导体集成电路(Integrated circuit，IC)产业的快速成长，半导体技术在摩尔定律的驱动下持续地朝更小的工艺节点迈进，使得集成电路朝着体积更小、电路精密度更高、电路复杂度更高的方向发展。

在集成电路发展过程中，通常随着功能密度(即每一芯片的内连线结构的数量)逐渐增加的同时，几何尺寸(即利用工艺步骤可以产生的最小元件尺寸)也逐渐减小，这相应增加了集成电路制造的难度和复杂度。

目前，在技术节点不断缩小的情况下，如何提高形成于晶圆上的图形与目标图形的匹配度成为了一种挑战。

发明内容

本发明实施例解决的问题是提供一种半导体结构及其形成方法，有利于提高互连沟槽的图形设计自由度和灵活度。

为解决上述问题，本发明实施例提供一种半导体结构的形成方法，包括：提供基底；在所述基底上形成介质层，所述介质层包括沿第一方向延伸且沿第二方向间隔排布的第一延伸区和第二延伸区，所述第一延伸区包括第一连接区和沿第一方向位于第一连接区之间的第一间隔区，所述第二延伸区包括第二连接区和沿第一方向位于第二连接区之间的第二间隔区；在所述介质层上形成核心材料层，用于形成分立于所述第一延伸区的核心层；图形化所述核心材料层，形成位于所述第一延伸区的核心层；在所述核心层的侧壁上形成侧墙；对位于所述第一间隔区的核心材料层进行离子掺杂，适于使第一间隔区的核心材料层的耐刻蚀度大于第一连接区的核心材料层的耐刻蚀度；在所述第二间隔区的介质层上形成填充于相邻侧墙之间的填充层，沿第一方向，相邻的所述填充层之间形成有位于第二连接区的第一凹槽；在进行离子掺杂、以及形成所述核心层、侧墙和填充层后，去除位于所述第一连接区的核心层，形成位于所述第一连接区的第二凹槽，所述第二凹槽和第一凹槽沿第二方向间隔排列，所述第二凹槽和第一凹槽之间由侧墙相隔离；以所述填充层、侧墙以及位于所述第一间隔区的核心层为掩膜，刻蚀所述第一凹槽和第二凹槽下方的介质层，形成多个互连沟槽。

相应的，本发明实施例还提供一种半导体结构，包括：基底；位于所述基底上的介质层，所述介质层包括沿第一方向延伸且沿第二方向间隔排布的第一延伸区和第二延伸区，所述第一延伸区包括第一连接区和沿第一方向位于第一连接区之间的第一间隔区，所述第二延伸区包括第二连接区和沿第一方向位于第二连接区之间的第二间隔区；分立于所述第一延伸区的核心层，其中，位于所述第一间隔区的所述核心层中掺杂有离子，所述离子适于增大所述核心层的耐刻蚀度，或者，位于所述第一连接区的核心层中掺杂有离子，所述离子适于减小核心层的耐刻蚀度；侧墙，位于所述核心层的侧壁上；填充层，位于所述第二间隔区的介质层上且填充于相邻所述侧墙之间，所述填充层与侧墙以及第一间隔区的核心层，用于作为刻蚀所述介质层以形成互连沟槽的掩膜；第一凹槽，位于所述第二连接区且沿所述第一方向位于相邻的所述填充层之间。

与现有技术相比，本发明实施例的技术方案具有以下优点：