[发明专利]一种降低寄生电容的MOS电容及优化方法

权利要求书

1.一种降低寄生电容的MOS电容，包括P型衬底、形成于P型衬底中的N-阱、形成于P型衬底中的一个P+扩散区，形成于N-阱中的一个N+扩散区，所述P+扩散区连接到最低电位，所述N+扩散区作为N-阱接触并与偏置电压相连，其特征在于：N-阱接触与偏置电压之间接入高阻抗模块，使N-阱到P型衬底之间较小的电容等效串联入寄生电容。

2.根据权利要求1所述的降低寄生电容的MOS电容，其特征在于：所述MOS电容为一般电容，还包括形成于N-阱中的两个P+扩散区、覆盖在N-阱上的绝缘层、覆盖在绝缘层上的多晶硅层；两个P+扩散区被引出相连作为MOS电容器阳极,栅极从多晶硅层引出并作为MOS电容器的阴极，沟道至N-阱之间具有第一寄生电容，N-阱至P型衬底之间具有第二寄生电容。

3.根据权利要求1所述的降低寄生电容的MOS电容，其特征在于：所述MOS电容为积累型MOS电容，还包括形成于N-阱中的P-阱，形成于P-阱中的两个P+扩散区、覆盖在P-阱上的绝缘层、覆盖在绝缘层上的多晶硅层，两个P+扩散区被引出相连作为MOS电容器阳极,栅极从多晶硅层引出并作为MOS电容器的阴极，P-阱至N-阱之间具有第一寄生电容，N-阱至P型衬底之间具有第二寄生电容。

4.根据权利要求1所述的降低寄生电容的MOS电容，其特征在于：所述MOS电容为反转型MOS电容，还包括形成于N-阱中的P-阱，形成于P-阱中的两个N+扩散区与一个P+掺杂区、覆盖在P-阱上的绝缘层、覆盖在绝缘层上的多晶硅层，两个N+扩散区与一个P+掺杂区被引出相连作为MOS电容器阳极,栅极从多晶硅层引出并作为MOS电容器的阴极，P-阱至N-阱之间具有第一寄生电容，N-阱至P型衬底之间具有第二寄生电容。

5.根据权利要求1-4中任意一项所述的降低寄生电容的MOS电容，其特征在于：所述高阻抗模块为高阻抗元件或高阻抗电路。

6.根据权利要求5所述的降低寄生电容的MOS电容，其特征在于：所述高阻抗元件为大电阻或小电容。

7.根据权利要求5所述的降低寄生电容的MOS电容，其特征在于：所述高阻抗电路包括以面对面二极管形式连接的MOS管。

8.根据权利要求7所述的降低寄生电容的MOS电容，其特征在于：所述高阻抗电路包括第一PMOS管和第二PMOS管，所述第一PMOS管源级与偏置电压相连、栅极与漏级相连并与第二PMOS管的漏级相连，所述第二PMOS管栅极与漏级相连、源级与MOS电容的N-阱接触相连。

9.根据权利要求1所述的降低寄生电容的MOS电容，其特征在于：所述等效串联入的寄生电容为沟道至N-阱之间的电容。

10.一种降低MOS电容寄生电容的优化方法，其特征在于，包括如下步骤：

在MOS电容N-阱接触与偏置电压之间接入一高阻抗模块，使N-阱到P-衬底之间较小的电容等效串联入寄生电容。