[发明专利]一种降低寄生电容的MOS电容及优化方法

说明书

本发明提供了一种降低寄生电容的MOS电容和降低MOS电容寄生电容的优化方法，在MOS电容N‑阱接触与偏置电压Vbias之间接入一高阻抗Z，使N‑阱到P‑衬底之间较小的电容等效串联入寄生电容(主要为沟道至N‑阱之间的电容)，从而降低MOS电容的总寄生电容，解决了MOS电容在开关电容等应用场景中寄生过大的问题。通过本发明提供的技术方案，MOS电容的寄生因子由10％‑20％减小至1％‑2％，降低了MOS电容的寄生电容，增加了MOS电容的有效电容密度。采用这种优化后的MOS电容能够节省电路面积，降低成本，提高电路性能。对于具体的开关电容转换器来说，能够提高电路的转换效率。

技术领域

本发明属于电子电路技术领域，涉及电容技术，尤其涉及一种降低寄生电容的MOS电容和降低MOS电容寄生电容的优化方法。

背景技术

MOS电容主要由MOS管内部栅氧化层电容和栅极与衬底间形成的耗尽区电容组成，因而具有较高的电容密度，为4-12fF/um²。制作MOS电容和普通的MOSFET工艺流程一致，不需要额外的掩模层，制作成本最低。但是，受制作工艺的影响，MOS电容器的下极板与衬底之间会存在较大的寄生电容，比例因子α高达10％-20％，这也严重制约了MOS电容的应用空间。

这样的MOS电容被使用在各种模拟电路中，例如开关电容DC-DC中的飞电容。图1(a)中给出了开关电容转换器电路中常见的2:1串并联拓扑结构。下面简要对其工作原理以及寄生电容对电路工作的影响做出说明。在充电阶段，即PE-A内，如图1(b)所示，在CLKA作用下，电源通过飞电容C1向输出端充电；在放电阶段，即PE-B内，如图1(c)所示，在CLKB作用下，飞电容C1积累的电荷将会释放至输出端。由于寄生电容Cbp的存在，在充电状态内，电源同时需要向Cbp传递电荷；而在放电状态内，Cbp积累的电荷直接释放至地端而未传递至输出端，因此Cbp浪费了来自电源的电荷，导致转换效率的下降。实际电路仿真测试中，若使用现有MOS电容器作为飞电容，由于寄生因子过大，开关电容转换器转换效率受到限制。

发明内容

为解决上述问题，本发明提供了一种降低寄生电容的MOS电容和降低MOS电容寄生电容的优化方法，在MOS电容N-阱接触与偏置电压Vbias之间接入一高阻抗Z，使N-阱到P-衬底之间较小的电容等效串联入寄生电容(主要为沟道至N-阱之间的电容)，从而降低MOS电容的总寄生电容，解决了MOS电容在开关电容等应用场景中寄生过大的问题。

为了达到上述目的，本发明提供如下技术方案：

一种降低寄生电容的MOS电容，包括P型衬底、形成于P型衬底中的N-阱、形成于P型衬底中的一个P+扩散区，形成于N-阱中的一个N+扩散区，所述P+扩散区连接到最低电位，所述N+扩散区作为N-阱接触并与偏置电压相连，N-阱接触与偏置电压之间接入高阻抗模块，使N-阱到P型衬底之间较小的电容等效串联入寄生电容。

进一步的，所述MOS电容为一般电容，还包括形成于N-阱中的两个P+扩散区、覆盖在N-阱上的绝缘层、覆盖在绝缘层上的多晶硅层；两个P+扩散区被引出相连作为MOS电容器阳极,栅极从多晶硅层引出并作为MOS电容器的阴极，沟道至N-阱之间具有第一寄生电容，N-阱至P型衬底之间具有第二寄生电容。

进一步的，所述MOS电容为积累型MOS电容，还包括形成于N-阱中的P-阱，形成于P-阱中的两个P+扩散区、覆盖在P-阱上的绝缘层、覆盖在绝缘层上的多晶硅层，两个P+扩散区被引出相连作为MOS电容器阳极,栅极从多晶硅层引出并作为MOS电容器的阴极，P-阱至N-阱之间具有第一寄生电容，N-阱至P型衬底之间具有第二寄生电容。