[发明专利]半导体装置及其制造方法

说明书

根据一个实施方式，本实施方式的半导体装置具备布线基板。第一元件设于布线基板的第一面上。第一树脂层覆盖第一元件。至少一个第二元件比第一元件大，并配置为在第一树脂层上重叠于第一元件。在第一树脂层的端部，加强部件的至少一端位于第一树脂层内，加强部件的上表面设于比布线基板的第一面高的位置。加强部件的线膨胀系数低于第一树脂层。封固树脂在布线基板的第一面上覆盖第一元件、第二元件、第一树脂层以及加强部件。

相关申请的引用

本申请基于2019年7月16日在先提出申请的日本专利申请第2019－130886号的优先权的利益，并且要求其利益，通过引用而包含其内容整体。

技术领域

本发明的实施方式涉及半导体装置及其制造方法。

背景技术

近年来，为了实现半导体装置的小型化、高集成化等，开发了在一个封装内层叠多个半导体芯片并进行树脂封固而成的封装。这种封装例如也用于层叠了控制器芯片以及多个存储器芯片而成的半导体存储器。在半导体存储器中，有时将相对较小的控制器芯片埋入薄膜状的埋入材(FOD(Film On Device))，进而在该FOD上层叠相对较大的多个存储器芯片。

在该情况下，在控制器芯片的埋入时，FOD在布线基板与存储器芯片之间被进行加热压缩处理。此时，在存储器芯片的中心部的下方存在控制器芯片，控制器芯片被埋入FOD。与此相对，在存储器芯片的端部的下方未设有控制器芯片，因此存储器芯片的端部通过压缩而弯曲。另外，FOD通过冷却而收缩，因此有从存储器芯片的外缘退向内侧的情况。这种存储器芯片的弯曲以及FOD的收缩使得在存储器芯片的端部产生应力，成为控制器芯片的端部周边的龟裂的原因。例如在加热压缩处理后，在温度循环试验等中，控制器芯片的端部容易产生龟裂。

发明内容

本发明的实施方式提供能够有效地抑制半导体芯片的端部中的龟裂的半导体装置及其制造方法。

本实施方式的半导体装置具备布线基板。第一元件设于布线基板的第一面上。第一树脂层覆盖第一元件。至少一个第二元件比第一元件大，并配置为在第一树脂层上重叠于第一元件。在第一树脂层的端部，加强部件的至少一端位于第一树脂层内，加强部件的上表面设于比布线基板的第一面高的位置。加强部件的线膨胀系数低于第一树脂层。封固树脂在布线基板的第一面上覆盖第一元件、第二元件、第一树脂层以及加强部件。

根据上述构成，可提供能够有效地抑制半导体芯片的端部中的龟裂的半导体装置及其制造方法。

附图说明

图1是表示第一实施方式的半导体封装的构成例的剖面图。

图2是表示第一实施方式的半导体封装的构成例的概略俯视图。

图3是表示图1所示的FOD层以及存储器芯片的端部的放大剖面图。

图4是表示第一实施方式的半导体封装的制造方法的一个例子的剖面图。

图5是表示接着图4的半导体封装的制造方法的一个例子的剖面图。

图6是表示接着图5的半导体封装的制造方法的一个例子的剖面图。

图7是表示第二实施方式的半导体封装的构成例的剖面图。

图8是表示加强部件的变形例的俯视图。

图9是表示加强部件的变形例的俯视图。

图10是表示加强部件的变形例的俯视图。

具体实施方式