[发明专利]一种信号采集与放大电路阵列

权利要求书

1.一种信号采集与放大电路阵列，其特征在于，所述信号采集与放大电路阵列，包括：

脉冲驱动输入端口、高电平驱动端口、低电平输入端口、输出信号端口和电路阵列；

所述电路阵列包括多个电路单元集合；所述电路单元集合包括多个电路单元；所述电路单元集合的个数与所述脉冲驱动输入端口的引脚数量相等，所述电路单元集合中电路单元的个数与所述输出信号端口的引脚数量相等；

同一所述电路单元集合中的所有电路单元的驱动端均与所述脉冲驱动输入端口的同一引脚连接；不同所述电路单元集合中的电路单元的驱动端与所述脉冲驱动输入端口的不同引脚连接；

同一所述电路单元集合中的电路单元的输出端分别与所述输出信号端口的不同引脚连接；

所述电路单元的高电平端与所述高电平驱动端口连接；

所述电路单元的低电平端与所述低电平输入端口连接；

所述电路单元，具体包括：

第一耦合电阻、第一耦合电容、第一驱动晶体管、第一输入晶体管和第一控制晶体管；

所述第一耦合电阻的一端与所述高电平驱动端口连接，所述第一耦合电阻的另一端与所述第一输入晶体管的栅极连接；

所述第一耦合电容的一端与所述电路单元的传感信号输入端连接，所述第一耦合电容的另一端与第一输入晶体管的栅极连接；

所述第一输入晶体管的漏极与所述输出信号端口连接，所述第一输入晶体管的源极与所述第一控制晶体管的漏极连接；

所述第一控制晶体管的栅极与所述脉冲驱动输入端口连接，所述第一控制晶体管的源极与所述低电平输入端口连接；

所述第一驱动晶体管的栅极和漏极均与所述脉冲驱动输入端口连接，所述第一驱动晶体管的源极与所述输出信号端口连接。

2.根据权利要求1所述的信号采集与放大电路阵列，其特征在于，所述脉冲驱动输入端口输入的脉冲驱动信号的频率大于所述传感信号输入端输入的传感输入信号的频率。

3.根据权利要求2所述的信号采集与放大电路阵列，其特征在于，所述电路阵列中的一个电路单元集合输入的所述脉冲驱动信号为高电平时，所述电路阵列中的其他电路单元集合输入的所述脉冲驱动信号均为低电平。

4.根据权利要求1所述的信号采集与放大电路阵列，其特征在于，所述高电平驱动端口和所述低电平输入端口的引脚数量均为一个。

5.一种信号采集与放大电路阵列，其特征在于，所述信号采集与放大电路阵列，包括：

脉冲驱动输入端口、高电平驱动端口、低电平输入端口、输出信号端口和电路阵列；

所述电路阵列包括多个电路单元集合；所述电路单元集合包括多个电路单元；所述电路单元集合的个数与所述脉冲驱动输入端口的引脚数量相等，所述电路单元集合中电路单元的个数与所述输出信号端口的引脚数量相等；

同一所述电路单元集合中的所有电路单元的驱动端均与所述脉冲驱动输入端口的同一引脚连接；不同所述电路单元集合中的电路单元的驱动端与所述脉冲驱动输入端口的不同引脚连接；

同一所述电路单元集合中的电路单元的输出端分别与所述输出信号端口的不同引脚连接；

所述电路单元的高电平端与所述高电平驱动端口连接；

所述电路单元的低电平端与所述低电平输入端口连接；

所述电路单元，具体包括：

第二耦合电阻、第二耦合电容、第二驱动晶体管、第二输入晶体管和第二控制晶体管；

所述第二耦合电阻的一端与所述高电平驱动端口连接，所述第二耦合电阻的另一端与所述第二输入晶体管的栅极连接；

所述第二耦合电容的一端与所述电路单元的传感信号输入端连接，所述第二耦合电容的另一端与第二输入晶体管的栅极连接；

所述第二输入晶体管的漏极所述第二驱动晶体管的源极连接，所述第二输入晶体管的源极与所述低电平输入端口连接；

所述第二控制晶体管的栅极与所述脉冲驱动输入端口连接，所述第二控制晶体管的源极与所述输出信号端口连接，所述第二控制晶体管的漏极与所述第二驱动晶体管的源极连接；

所述第二驱动晶体管的栅极和漏极均与所述脉冲驱动输入端口连接。