[发明专利]一种应用于小芯片的背面研磨优化方法及装置

权利要求书

1.一种应用于小芯片的背面研磨优化方法，所述小芯片尺寸为1mm*1mm以下，其特征在于，包括以下步骤：

提供多组测试晶圆，所述测试晶圆包括形成有集成电路的正面和对应于所述正面的背面；

在所述正面进行预切割操作，并贴上研磨保护膜，多组所述测试晶圆贴上不同研磨保护膜；

采用相同的研磨参数依次对所述测试晶圆的背面进行研磨处理，获取粘结在所述研磨保护膜上晶粒的第一状态信息；

比较所述第一状态信息，其中所述晶粒第一状态信息最好的所述测试晶圆所对应的研磨保护膜为预设研磨保护膜；

再次提供多组测试晶圆，对所述测试晶圆正面进行预切割操作，并贴上所述预设研磨保护膜；

获取多组研磨参数，并对所述测试晶圆分别进行研磨，获取粘结在所述研磨保护膜上晶粒的第二状态信息，其中所述研磨参数包括研磨转速和研磨真空度；

比较所述第二状态信息，其中所述晶粒第二状态信息最好的所述测试晶圆所所对应的研磨参数为预设研磨参数。

2.根据权利要求1所述的应用于小芯片的背面研磨优化方法，其特征在于，所述在所述正面进行预切割操作，并贴上研磨保护膜，多组所述测试晶圆贴上不同研磨保护膜之前还包括：

获取多组不同类型研磨保护膜，每组所述研磨保护膜包括多个不同厚度的研磨保护膜。

3.根据权利要求1所述的应用于小芯片的背面研磨优化方法，其特征在于，所述多组所述测试晶圆贴上不同研磨保护膜包括：

多组所述测试晶圆贴上不同类型研磨保护膜，其中每组所述测试晶圆包括多个所述测试晶圆，多个所述测试晶圆贴有不同厚度研磨保护膜。

4.根据权利要求2所述的应用于小芯片的背面研磨优化方法，其特征在于，所述研磨保护膜包括UV膜E-8310、UV膜E-3281和UV膜D-210，所述研磨保护膜厚度为100um-400um。

5.根据权利要求1所述的应用于小芯片的背面研磨优化方法，其特征在于，所述依次对所述测试晶圆的背面进行研磨处理，获取粘结在所述研磨保护膜上晶粒的第一状态信息包括：

获取所述测试晶圆预设研磨厚度，并根据所述预设研磨厚度依次对所述测试晶圆的背面进行研磨处理；

获取粘结在所述研磨保护膜上的晶粒的数量和完整性信息；

根据所述晶粒的数量和完整性信息，获取粘结在所述研磨保护膜上晶粒的第一状态信息。

6.根据权利要求1所述的应用于小芯片的背面研磨优化方法，其特征在于，所述获取多组研磨参数，并对所述测试晶圆分别进行研磨，获取粘结在所述研磨保护膜上晶粒的第二状态信息，其中所述研磨参数包括研磨转速和研磨真空度包括：

获取多组研磨参数和预设研磨厚度，所述研磨参数包括研磨转速和研磨真空度；

根据所述研磨参数和预设研磨厚度，依次对所述测试晶圆的背面进行研磨处理；

获取粘结在所述研磨保护膜上的晶粒的数量和完整性信息；

根据所述晶粒的数量和完整性信息，获取粘结在所述研磨保护膜上晶粒的第二状态信息。

7.根据权利要求5或6所述的应用于小芯片的背面研磨优化方法，其特征在于，所述预设研磨厚度为50um-80um。

8.根据权利要求6所述的应用于小芯片的背面研磨优化方法，其特征在于，所述研磨转速为4000r/m-6000r/m，所述研磨真空度大于50Kpa。

9.根据权利要求1所述的应用于小芯片的背面研磨优化方法，其特征在于，对所述测试晶圆正面进行预切割操作之后还包括：

在所述测试晶圆正面形成保护层。

10.一种应用于小芯片的背面研磨优化装置，其特征在于，所述小芯片尺寸为1mm*1mm以下，所述装置包括：

测试晶圆获取模块，用于提供多组测试晶圆，所述测试晶圆包括形成有集成电路的正面和对应于所述正面的背面；

第一预处理模块，用于在所述正面进行预切割操作，并贴上研磨保护膜，多组所述测试晶圆贴上不同研磨保护膜；

第一状态信息获取模块，用于采用相同的研磨参数依次对所述测试晶圆的背面进行研磨处理，获取粘结在所述研磨保护膜上晶粒的第一状态信息；

预设研磨保护膜确定模块，用于比较所述第一状态信息，其中所述晶粒第一状态信息最好的所述测试晶圆所对应的研磨保护膜为预设研磨保护膜；

第二预处理模块，用于再次提供多组测试晶圆，对所述测试晶圆正面进行预切割操作，并贴上所述预设研磨保护膜；

第二状态信息获取模块，用于获取多组研磨参数，并对所述测试晶圆分别进行研磨，获取粘结在所述研磨保护膜上晶粒的第二状态信息，其中所述研磨参数包括研磨转速和研磨真空度；

预设研磨参数获取模块，用于比较所述第二状态信息，其中所述晶粒第二状态信息最好的所述测试晶圆所对应的研磨参数为预设研磨参数。