[发明专利]一种应用于小芯片的背面研磨优化方法及装置

说明书

本发明公开了一种应用于小芯片的背面研磨优化方法及装置，所述方法包括：提供多组测试晶圆；在正面进行预切割操作，并贴上研磨保护膜，依次对测试晶圆的背面进行研磨处理，获取第一状态信息；其中晶粒第一状态信息最好的测试晶圆所对应的研磨保护膜为预设研磨保护膜；再次提供多组测试晶圆，对测试晶圆正面进行预切割操作，并贴上预设研磨保护膜；获取多组研磨参数，并对测试晶圆分别进行研磨，获取第二状态信息；其中晶粒第二状态信息最好的测试晶圆所所对应的研磨参数为预设研磨参数，通过对研磨保护膜和研磨参数的合理选择，能减少在背部研磨过程中出现飞晶、裂晶等情况，提高背部研磨的质量，保护了研磨机。

技术领域

本发明涉及半导体技术领域，特别涉及一种应用于小芯片的背面研磨优化方法及装置。

背景技术

集成电路芯片不断向高密度、高性能和轻薄短小方向发展，为满足IC封装要求，图形硅片的背面减薄成为半导体后半制程中的重要工序。DBG加工工艺(Dicing BeforeGrinding)是在背面磨削之前，将硅片的正面切割出一定的深度切口，然后再进行磨削，这样可以很好的避免了或减少了减薄引起的硅片翘曲以及划片引起的边缘损害，大大增强芯片的抗碎能力了。随着大直径硅片的应用，硅片的厚度相应增大，而先进的封装技术则要求更薄的芯片，DBG作为硅片背面减薄主要工艺得到广泛应用。

但是在小芯片研磨时，特别是芯片尺寸在1mm*1mm以下时，由于晶粒(die)尺寸较小的因素，在完成预切割(pre-cut)之后，产品研磨过程中会造成了较大飞die和裂die，飞die对研磨机磨轮及Gauge均有较大的安全隐患，当芯片存在大量飞die和裂die，对产品的良率及品质和研磨机造成很大的影响。

因此亟需新的技术方案解决现有技术存在的问题。

发明内容

针对现有技术的上述问题，本发明的目的在于，提供一种应用于小芯片的背面研磨优化方法及装置，能够获取小芯片背部研磨更合适的研磨保护膜和研磨参数，提高产品的良率和品质。

为了解决上述技术问题，本发明的具体技术方案如下：

本发明提供一种应用于小芯片的背面研磨优化方法，其特征在于，包括以下步骤：

提供多组测试晶圆，所述测试晶圆包括形成有集成电路的正面和对应于所述正面的背面；

在所述正面进行预切割操作，并贴上研磨保护膜，多组所述测试晶圆贴上不同研磨保护膜；

依次对所述测试晶圆的背面进行研磨处理，获取粘结在所述研磨保护膜上晶粒的第一状态信息；

比较所述第一状态信息，其中所述晶粒第一状态信息最好的所述测试晶圆所对应的研磨保护膜为预设研磨保护膜；

再次提供多组测试晶圆，对所述测试晶圆正面进行预切割操作，并贴上所述预设研磨保护膜；

获取多组研磨参数，并对所述测试晶圆分别进行研磨，获取粘结在所述研磨保护膜上晶粒的第二状态信息，其中所述研磨参数包括研磨转速和研磨真空度；

比较所述第二状态信息，其中所述晶粒第二状态信息最好的所述测试晶圆所所对应的研磨参数为预设研磨参数。

进一步地，所述在所述正面进行预切割操作，并贴上研磨保护膜，多组所述测试晶圆贴上不同研磨保护膜之前还包括：

获取多组不同类型研磨保护膜，每组所述研磨保护膜包括多个不同厚度的研磨保护膜。

进一步地，所述多组所述测试晶圆贴上不同研磨保护膜包括：

多组所述测试晶圆贴上不同类型研磨保护膜，其中每组所述测试晶圆包括多个所述测试晶圆，多个所述测试晶圆贴有不同厚度研磨保护膜。