[发明专利]具有气隙介电质的半导体结构及其制备方法

说明书

本公开提供一种具有气隙介电质的半导体结构及其制备方法。该半导体结构包括一基层、多个条导线、多个介电柱、以及具有多个密封盖的一密封层。所述多个导线位于该基层上。所述多个介电柱位于该基层上，且与所述多个导线分离。所述多个密封盖位于所述多个导线和所述多个介电柱之间，其中所述多个密封盖与所述多个导线和所述多个介电柱接触，并且与该基层分离。

技术领域

本公开主张2019/08/08申请的美国正式申请案第16/535,809号的优先权及益处，该美国正式申请案的内容以全文引用的方式并入本文中。

背景技术

随着集成电路的晶体管密度增加和特征(feature)尺寸的缩小，相邻内连线(金属线或其他元件)之间的电容耦合也增加了。增加的电容耦合又导致较高的寄生电容，非期望地降低了电路速度，并对整体的装置性能产生了负面影响。

目前用以在高密度集成电路中改善电性隔离的尝试涉及实现低介电常数(low K)介电材料，例如氢倍半硅氧烷(hydrogen silsesquioxane；HSQ)、SiLK^TM(陶氏化学公司的商标)树脂、Black Diamond^TM(应用材料公司的商标)低κ膜、Coral^TM(诺发系统公司的商标)氧化碳质膜(carbonaceous oxide film)和其他几种外来的材料。尽管这些材料具有相对较低的介电常数，但是它们通常不用于半导体制造中，因此增加了制造的复杂性和成本。想要有效地将这些材料集成到常规的半导体制造工艺中，还有许多工作要做。目前的低κ材料的一些缺点包括不兼容的热膨胀系数、低机械强度和不良的热扩散率。

上文的“现有技术”说明仅是提供背景技术，并未承认上文的“现有技术”说明公开本公开的标的，不构成本公开的现有技术，且上文的“现有技术”的任何说明均不应作为本公开的任一部分。

发明内容

本公开提供一种半导体结构。在本公开的一方面，该半导体结构包括一基层；多个条导线，位于该基层上；多个介电柱，位于该基层上，且与所述多个导线分离；以及一密封层，具有多个位于所述多个导线和所述多个介电柱之间的密封盖，其中所述多个密封盖与所述多个导线和所述多个介电柱接触，并且与该基层分离。

在一些实施例中，该半导体结构还包括多个气隙，分别对应地设置于所述多个导线和所述多个介电柱之间。

在一些实施例中，所述多个密封盖占据所述多个气隙的顶部。

在一些实施例中，所述多个密封盖的一底端低于所述多个导线的一顶端。

在一些实施例中，所述多个密封盖的一底端低于所述多个介电柱的一顶端。

在一些实施例中，该气隙的一底部宽度大于该气隙的一顶部宽度。

在一些实施例中，该介电柱的一顶部宽度大于该介电柱的一底部宽度。

在一些实施例中，所述多个介电柱的一顶端低于所述多个导线的一顶端。

本公开另提供一种半导体结构的制备方法。在本公开的一些实施例中，该半导体结构的制备方法包括以下步骤：提供一基层；形成多个条导线于该基层上；形成多个间隔物于该基层上，其中每一个所述多个导线的侧面具有所述多个间隔物；形成多个介电柱于该基层上及所述多个间隔物之间；移除所述多个间隔物；以及形成多个密封盖于所述多个导线和所述多个介电柱之间，其中所述多个密封盖与所述多个导线和所述多个介电柱接触，并且与该基层分离。

在一些实施例中，该制备方法还包括在形成所述多个导线于该基层上的步骤前，形成多个插塞于该基层中，其中所述多个导线与所述多个插塞连接。

在一些实施例中，形成所述多个导线于该基层上的步骤包括：形成一导电层于该基层上；以及图案化该导电层以形成所述多个导线。

在一些实施例中，所述多个间隔物包括氧化硅。