[发明专利]半导体器件及其制造方法

说明书

本公开涉及半导体器件及其制造方法。例如，一种半导体器件包括：堆叠结构，包括单元区域和接触区域；沟道结构，穿透堆叠结构的单元区域；沟槽，穿透堆叠结构的接触区域以到达不同深度；以及停止结构，穿透堆叠结构的接触区域，停止结构位于沟槽之间。

技术领域

本发明总体上涉及电子器件，更具体地，涉及半导体器件和半导体器件的制造方法。

背景技术

非易失性存储器件是所存储数据即使在电源中断时也保持原样的存储器件。随着存储器单元以单层形式形成在半导体衬底上方的二维非易失性存储器件的集成度的改进已达到极限，提出了三维非易失性存储器件，其中存储器单元沿垂直方向形成在半导体衬底之上。

三维存储器件包括交替堆叠的层间绝缘层和栅电极、以及穿透层间绝缘层和栅电极的沟道层，并且存储器单元沿沟道层堆叠。已经开发了各种结构和制造方法以提高三维非易失性存储器件的操作可靠性。

发明内容

根据本公开的一个方面，提供了一种半导体器件，包括：堆叠结构，包括单元区域和接触区域；沟道结构，穿透堆叠结构的单元区域；沟槽，穿透堆叠结构的接触区域以到达不同深度；以及停止结构，穿透堆叠结构的接触区域，停止结构位于沟槽之间。

根据本公开的另一方面，提供了一种半导体器件，包括：第一子堆叠结构；第二子堆叠结构，位于第一子堆叠结构上；沟道结构，包括穿透第一子堆叠结构的第一子沟道结构和穿透第二子堆叠结构的第二子沟道结构；沟槽，穿透第二子堆叠结构以到达不同深度；以及停止结构，穿透第二子堆叠结构，停止结构位于沟槽之间。

根据本公开的又一方面，提供了一种制造半导体器件的方法，该方法包括：形成包括单元区域和接触区域的堆叠结构；形成穿透堆叠结构的单元区域的沟道结构；形成穿透堆叠结构的接触区域的停止结构；形成穿透堆叠结构的接触区域的沟槽，沟槽位于停止结构之间；在包括沟槽的堆叠结构上形成绝缘材料；以及使用停止结构通过平面化绝缘材料在沟槽中形成绝缘图案。

根据本公开的又一方面，提供了一种制造半导体器件的方法，该方法包括：形成第一子堆叠结构；形成穿透第一子堆叠结构的第一子沟道结构；在第一子堆叠结构上形成第二子堆叠结构；形成穿透第二子堆叠结构的第二子沟道结构；当形成第二子沟道结构时，形成穿透第二子堆叠结构的停止结构；以及形成穿透第二子堆叠结构以到达不同深度的沟槽，沟槽位于停止结构之间。

附图说明

下面将参考附图来描述实施例的示例；然而，它们可以不同的形式来具体化，并且不应解释为仅限于本文所述的实施例。

在附图中，为便于说明，尺寸可以被夸大。应理解，当一个元件被称为“介于”两个元件之间时，其可以是两个元件之间的唯一元件，或者也可以存在一个或多个中间元件。相似的参考标号贯穿全文表示相似元件。

实施例可提供一种具有简单的制造工艺、稳定的结构和改进的特性的半导体器件以及半导体器件的制造方法。

图1A和图1B是示出根据本公开实施例的半导体器件的结构的示图。

图2A和图2B是示出根据本公开实施例的半导体器件的结构的示图。

图3A、图3B、图3C、图3D和图3E是示出根据本公开实施例的半导体器件的结构的示图。

图4A、图4B、图4C和图4D是示出根据本公开实施例的半导体器件的制造方法的截面图。

图5A、图5B、图5C和图5D是示出根据本公开实施例的半导体器件的制造方法的截面图。

图6是示出根据本公开实施例的存储器系统的配置的框图。

图7是示出根据本公开实施例的存储器系统的配置的框图。

图8是示出根据本公开实施例的计算系统的配置的框图。