[发明专利]超大规模集成电路下基于通孔感知的并行层分配方法有效
申请号: | 202010563854.6 | 申请日: | 2020-06-19 |
公开(公告)号: | CN111723545B | 公开(公告)日: | 2022-07-08 |
发明(设计)人: | 刘耿耿;李泽鹏;郭文忠;陈国龙 | 申请(专利权)人: | 福州大学 |
主分类号: | G06F30/3947 | 分类号: | G06F30/3947;G06F30/392 |
代理公司: | 福州元创专利商标代理有限公司 35100 | 代理人: | 陈明鑫;蔡学俊 |
地址: | 350108 福建省福州市*** | 国省代码: | 福建;35 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 超大规模集成电路 基于 感知 并行 分配 方法 | ||
本发明涉及一种超大规模集成电路下基于通孔感知的并行层分配方法。该方法提出了一种基于区域划分的并行策略,能够通过感知各区域线网的数量,使各区域负载均衡,进而提高并行策略的效率;该方法提出了一种基于线网等效布线方案感知的通孔优化策略,利用线网3D等效布线方案数量的差异,决定各线网对布线资源使用的优先级,进而有效地减少层分配方案的通孔数量。
技术领域
本发明涉及集成电路计算机辅助设计技术领域,具体涉及一种超大规模集成电路下基于通孔感知的并行层分配方法。
背景技术
在超大规模集成电路的物理设计流程中,层分配是一个十分重要的阶段,在该阶段中,每个线网中的每个段被分配到合适的金属层。层分配需要使用通孔来连接位于不同布线层上的导线。而通孔的使用数量是影响制造成本的一个重要因素。减少通孔的数量有利于节约制造成本。此外,随着集成电路的规模日益增大,需要处理的线网数量显著增多,层分配算法运行时间增大成为限制高效设计布线方案的重要制约因素。随着多核处理器的发展,并行算法能够更高效地发挥现代处理器的计算能力来处理超大规模集成电路的布线问题。缩短运行时间能提高算法的运行效率,通孔最小化则能够节约制造成本。
发明内容
本发明的目的在于提供一种超大规模集成电路下基于通孔感知的并行层分配方法,能够提高并行策略的效率,并能够有效地减少层分配方案的通孔数量。
为实现上述目的,本发明的技术方案是:一种超大规模集成电路下基于通孔感知的并行层分配方法,包括如下步骤:
步骤S1、通孔主导的层分配阶段:
进行布线区域的划分,划分出可并行布线的线网,以通孔最少为原则,进行层分配的并行布线;
步骤S2、基于协商的通孔感知层分配阶段:
通过迭代的方式对步骤S1的并行布线方案中出现的违规线网进行排序、拆解和重新布线,直至无违规线网;所述违规线网为布线方案经过具有溢出的边的线网;
步骤S3、后期优化阶段:
根据基于线网等效布线方案感知的通孔优化策略对所有的线网进行排序,再逐一对各线网进行拆解和重新布线;若重新布线后线网的通孔数量减少,则采用重新布线后的层分配方案;否则,保留线网拆解之前的层分配方案。
在本发明一实施例中,所述步骤S2具体包括如下步骤:
步骤S21、对于步骤S1的并行布线方案中出现的违规线网进行排序;
步骤S22、对违规线网,进行布线区域的划分,划分出可并行布线的线网,而后进行并行线网拆解和重新布线;
步骤S23、判断步骤S22的并行布线方案是否存在违规线网,若存在,则对违规线网进行排序,重新执行步骤S22。
在本发明一实施例中,步骤S1中,采用区域划分算法进行布线区域的划分。
在本发明一实施例中,步骤S22中,采用区域划分算法进行布线区域的划分。
在本发明一实施例中,步骤S21中,采用基于线网等效布线方案感知的通孔优化策略,对于步骤S1的并行布线方案中出现的违规线网进行排序。
在本发明一实施例中,所述区域划分算法实现如下:
输入:DX,DY
输出:DX,DY
(1)初始化DX,DY,iteration,k,m
(2)loop
(3)若((region1+region2)(region3+region4))
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于福州大学,未经福州大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202010563854.6/2.html,转载请声明来源钻瓜专利网。