[发明专利]用于减少用于刷新存储器模块上的存储器设备的功耗的方法和装置在审
申请号: | 202010568001.1 | 申请日: | 2020-06-19 |
公开(公告)号: | CN112558744A | 公开(公告)日: | 2021-03-26 |
发明(设计)人: | D·海曼;W·P·陈;S·希托尔;G·韦尔吉斯 | 申请(专利权)人: | 英特尔公司 |
主分类号: | G06F1/3225 | 分类号: | G06F1/3225;G06F1/3234;G06F1/324;G06F11/30;G11C11/406 |
代理公司: | 永新专利商标代理有限公司 72002 | 代理人: | 刘瑜 |
地址: | 美国加*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 用于 减少 刷新 存储器 模块 设备 功耗 方法 装置 | ||
通过存储器模块上的每个存储器设备将用于刷新存储器模块上的存储器设备的功耗降低到存储器模块上的多个子通道中的一个。每个子通道具有热传感器,该热传感器监视该区域中DRAM芯片的温度。仅对于其中存储器设备在预定高温度以上操作的子通道中的存储器设备,才提高刷新率。这导致存储器模块针对刷新所需的功率减少,并增加了存储器模块的最大带宽。
技术领域
本公开涉及存储器模块,尤其涉及存储器模块上的易失性存储器设备的刷新。
背景技术
存储器模块是一种印刷电路板,其上的存储器集成电路(“芯片”)经由连接器(也称为“插槽”)安装到另一个印刷电路板上,例如主板。连接器已安装在主板上,并且存储器模块已插入连接器中。该连接器可实现存储器模块和主板上电路之间的互连。
双列直插式存储器模块(DIMM)在存储器模块的每一侧都有独立的电触点。存储器等级是连接到同一芯片选择的一组存储器芯片。单列DIMM具有一组存储器集成电路,其可以在写入或读取存储器时进行访问。双列DIMM等效于同一模块上的两个单列DIMM,一次只能访问一个列。四列DIMM等效于同一模块上的两个双列DIMM。
降低负载的双倍数据速率双列直插式存储器模块(LR-DIMM)模块通过包括存储器缓冲区来减少存储器总线上的电气负载。存储器缓冲器通过减少每个时钟、命令、地址和数据输入的负载来提高存储器总线速度。
附图说明
随着以下详细描述的进行并参考附图,所要求保护的主题的实施例的特征将变得显而易见,在附图中,相同的附图标记表示相同的部分,并且其中:
图1是包括多个DRAM芯片和两个温度传感器的存储器模块的温度轮廓的框图。
图2是具有存储器子系统的系统的实施例的框图,该存储器子系统包括耦合到存储器控制器的至少一个存储器模块;
图3是示出了存储器控制器和存储器模块之间的接口的框图,该接口用于监视存储器模块的温度以选择存储器模块上的存储器设备的刷新率。
图4是示出由图3中所示的存储器控制器执行的方法的流程图,该方法用于监视存储器模块的每个子通道中的温度并基于从存储器模块上的温度传感器读取的温度来设置子通道中的存储器设备的刷新率;以及
图5是包括存储器模块的计算机系统的实施例的框图。
尽管下面的详细描述将参考所要求保护的主题的说明性实施例进行,但是对于本领域技术人员而言,其许多替代、修改和变化将是显而易见的。因此,旨在宽泛地看待所要求保护的主题,并且如所附权利要求书中所定义的来定义所要求保护的主题。
具体实施方式
DIMM可以包括动态(读/写)存储器、易失性读/写存储器,其中单元需要重复施加在集成电路内部或外部生成的控制信号以保持存储的数据。控制信号的每个重复施加通常称为刷新操作或周期。
刷新时间间隔是连续信号的开始之间的时间间隔,这些信号旨在将动态存储器单元中的电平恢复到其原始电平。刷新时间间隔由动态存储器在其中运行的系统确定。指定最大值,该最大值是期望动态存储器正确运行的最长间隔。
对于动态(读/写)存储器(例如,动态随机存取存储器(DRAM)),刷新操作之间的最大时间间隔通常在毫秒范围内,并且取决于存储在存储器单元电容器中的电荷与泄漏电流的比率。泄漏电流随温度而增加,因此刷新操作之间的时间间隔随温度升高而减小。例如,当DRAM的温度超过85℃(185°F)时,刷新操作之间的时间间隔通常减少2的因子(即,刷新率增加)。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于英特尔公司,未经英特尔公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202010568001.1/2.html,转载请声明来源钻瓜专利网。