[发明专利]数字锁相回路

说明书

一种数字锁相回路包括：时间数字转换器、数字滤波器、数字控制振荡器以及分频器。时间数字转换器将反馈时钟信号与参考时钟信号的相位差转换为数字信号。数字滤波器对数字信号滤波而产生滤波信号。数字控制振荡器根据滤波信号以及分频信号产生输出时钟信号，其中输出时钟信号具有输出频率。分频器根据分频信号，将输出时钟信号分频而产生反馈时钟信号，其中反馈时钟信号的反馈频率为输出频率除以分频信号。

技术领域

本发明涉及一种数字锁相回路，特别涉及一种使数字控制振荡器的振荡增益随着输出时钟信号升高而增加的数字锁相回路。

背景技术

传统的数字控制振荡器使用的是固定电流源，仅利用控制数字来改变数字控制振荡器的输出频率，因此具有使得频率覆盖范围小，并且使数字控制振荡器的振荡增益KDCO随着频率升高反而下降的缺点，对于数字锁相回路的整体带宽以及相位裕度的稳定非常不利。因此有必要设计新的数字控制振荡器，使振荡增益随着频率升高而增加，以帮助维持带宽的稳定性。

发明内容

有鉴于此，本发明提出一种数字锁相回路，包括：时间数字转换器、数字滤波器、数字控制振荡器以及分频器。时间数字转换器将反馈时钟信号与参考时钟信号的相位差转换为数字信号。上述数字滤波器对上述数字信号滤波而产生滤波信号。上述数字控制振荡器根据上述滤波信号以及分频信号产生输出时钟信号，其中输出时钟信号具有输出频率。上述分频器根据上述分频信号，将上述输出时钟信号分频而产生上述反馈时钟信号，其中上述反馈时钟信号的一反馈频率为上述输出频率除以上述分频信号。

附图说明

图1是本发明的一实施例所述的数字锁相回路100的方块图；

图2是本发明的一实施例所述的数字控制振荡器130的示意图；以及

图3是本发明的一实施例所述的数字控制振荡器130的电路图。

具体实施方式

以下说明为本发明的实施例。其目的是要举例说明本发明一般性的原则，不应视为本发明的限制，本发明的范围当以权利要求书所界定者为准。

值得注意的是，以下所公开的内容可提供多个用以实践本发明的不同特点的实施例或范例。以下所述的特殊的组件范例与安排仅用以简单扼要地阐述本发明的精神，并非用以限定本发明的范围。此外，以下说明书可能在多个范例中重复使用相同的组件符号或文字。然而，重复使用的目的仅为了提供简化并清楚的说明，并非用以限定多个以下所讨论的实施例和/或配置的间的关系。此外，以下说明书所述的一个特征连接至、耦接至和/或形成于另一特征的描述，实际可包含多个不同的实施例，包括该等特征直接接触，或者包含其它额外的特征形成于该等特征的间等等，使得该等特征并非直接接触。

图1是本发明的一实施例所述的数字锁相回路100的方块图。如图1所示，数字锁相回路100包括时间数字转换器110、数字滤波器120、数字控制振荡器130以及分频器140。时间数字转换器110将反馈时钟信号FBCLK与参考时钟信号REFCLK的相位差转换为数字信号SC，数字滤波器120将数字信号SC中的高频部分滤除，以产生滤波信号SF。根据本发明的一实施例，滤波信号SC为N位，N为任意正整数。

数字控制振荡器130根据滤波信号SF以及分频信号SD产生输出时钟信号OUTCLK，输出时钟信号OUTCLK具有频率FOUT，下称输出频率FOUT。根据本发明的一实施例，分频信号SD为M位，M为任意正整数。分频器140根据分频信号SD，对输出时钟信号OUTCLK进行分频而产生反馈时钟信号FBCLK。