[发明专利]一种基于相关的SAR ADC电容失配误差的后台校准方法

说明书

本发明公开了一种基于相关的SAR ADC电容失配误差的后台校准方法，利用检测跳过算法以及对齐切换技术将伪随机信号PN注入到余量电压中，然后在后台将数字信号与伪随机信号PN进行相关操作，电容失配误差可以被提取出来。由于注入到余量电压中的权重误差相对于总的电容很小，因此由于注入所带来的余量增量可以忽略。因此，该校准算法不需要增加额外电路检测注入的条件，同时还可以最小化冗余范围的开销。仿真结果表明，经过校正后，信噪失真比由35.9dB提高到61.1dB，无杂散动态范围由41.2dB提高到79.3dB。

技术领域

本发明涉及一种全新的数字后台校准算法，主要用于校准SAR ADC中的电容失配误差，属于高精度模数转换器技术领域。

背景技术

由于具有简单的量化结构和数字电路的高依耐性，逐次逼近寄存器型模数转换器(Successive Approximation Register Analogue to Digital Converter，以下简称SARADC)在低功耗电子应用中展现了优越的功效。SAR ADC可以采用低功耗比较器结和多数投票技术来降低比较器功耗，也可以采用subranging结构结合检查跳过算法来降低电容切换能量。其中，subranging结构结合检查跳过算法首次在2014年IEEE ISSCC会议上的文献[Tai,H.,Hu,Y.,Chen,H.,and Chen,H.:‘11.2A 0.85fJ/conversion-step 10b 200kS/ssubranging SAR ADC in 40nm CMOS’.IEEE Int.Solid-State Circuits Conf.,SanFrancisco,CA,2014,pp.196-197]中提出。

由于电容失配误差的存在，SAR ADC的线性度会受到严重的限制。为了提高SARADC的性能，各种电容失配误差校准技术被提出。前台数字校准是一种工业界更倾向的一种选择，但是前台校准会打断SAR ADC的正常工作，而且还会会受到PVT的影响。相反，数字后台校准可以在不影响SAR ADC正常工作的情况下追踪PVT变量。文献[Zhou,Y.,Xu,B.,andChiu,Y.:‘A 12bit 160MS/s two-step SAR ADC with background bit-weightcalibration using a time-domain proximity detector’,J.Solid-State Circuits,2015,50,(4),pp.920–931]提出了一种基于相关的数字后台校准，为了避免注入的伪随机信号占据冗余范围，这篇论文提出了一种亚稳态检测电路去检测伪随机信号的注入条件，增加了电路复杂度。此外，亚稳态检测电路中的参考延时线很容易受到PVT的影响，因此必须手动控制参考延时线来保证校准性能。在文献[Liu,W.,Huang,P.,and Chiu,Y.:‘A 12-bit,45-MS/s,3-mW Redundant Successive-Approximation-Register Analog-to-Digital Converter With Digital Calibration’,J.Solid-State Circuits,2011,46,(11),pp.2661-2672]中，一种亚二进制的冗余结构被提出，这种结构能够实现传递函数的重叠，进而能够允许方向相反的两次伪随机数注入。这种基于相关的校准方法优点是可以很快的收敛，但是当运行在后台时，该校准技术需要双倍的转换时钟，限制了其应用。

发明内容

本发明所要解决的技术问题在于克服现有技术的不足，提供一种全新的数字后台校准算法，用于校准SAR ADC中电容失配误差。该后台校准技术能够有效提高SAR ADC的信噪比以及无杂散动态范围。

本发明为解决上述技术问题采用以下技术方案：