[发明专利]半导体设备及其工艺腔室

说明书

本申请实施例提供了一种半导体设备及其工艺腔室。该工艺腔室内设置有可升降的基座，基座用于承载晶圆；基座上沿周向均布有多个导向滑块，导向滑块能沿基座的径向滑动；工艺腔室内壁上设置有盖环支架，盖环支架上搭设有盖环，盖环位于基座的上方且与基座同心设置，盖环底部对应于导向滑块设置有多个导向件；在基座上升至工艺位置的过程中，导向件能带动导向滑块沿基座的径向向基座的中心滑动，使导向滑块推动承载在基座上的晶圆，对晶圆与盖环进行对中，基座上升至工艺位置后，盖环压覆于晶圆的边缘上。本申请实施例使晶圆能够自动对中，从而大幅提高工艺良率。

技术领域

本申请涉及半导体加工技术领域，具体而言，本申请涉及一种半导体设备及其工艺腔室。

背景技术

目前，钨塞(W-plug)是在当代半导体行业中广泛应用的一道工艺，它是以独特的方法将金属钨填充于孔洞(Via)或沟槽(Trench)中，利用金属钨的良好导电性和抗电迁移特性，最终实现了前道器件与后道金属互联之间可靠电导通的工艺需求。目前主流的钨塞工艺为原子层沉积(Atomic Layer Deposition，ALD)或者化学气相沉积(Chemical VaporDeposition，CVD)工艺，具体是先通SiH₄(硅烷)或B₂H₆(乙硼烷)对晶圆进行浸润处理，然后通过ALD工艺生长成核层，再通过CVD工艺沉积一定厚度的钨；再通过后续的化学机械研磨(Chemical Mechanical Polish，CMP)工艺得到器件所需的塞(Plug)结构。但在此过程中，尤其CVD工艺中，若晶圆侧面(Bevel)和背面(Backside)被镀上金属钨，在CMP之后侧面的钨就会形成导电通路，对后续器件造成损害从而降低晶圆的良率，因此依据现有工艺的经验需保证在距离晶圆边缘约1mm(毫米)左右区域内不被镀上钨。而针对上述问题，一般来说需要一个盖环(Cover ring)盖住晶圆边缘，防止反应气体到达晶圆边缘，同时通入氩气作为边缘清洁(Edge Purge)气体将反应气体从晶圆边缘进行清洁，两种方式共同作用才能防止晶圆侧面和背面被镀上钨。

但是针对CVD工艺温度高的特点，基座的各部的热膨胀系数相差较大，会导致其相互定位结构的误差增大；另外由于CVD工艺压力为30～300Torr(托，1托＝133.32帕)，并且压力切换较为频繁，加之通过真空吸盘(Vacuum Chuck)形式吸住晶圆，当拆除工装(Dechuck)时也会导致晶圆轻微移动，这样即便盖环盖住晶圆边缘的面积比较均匀，也会因为晶圆自身的移动导致晶圆相对于盖环被盖住的边缘区域变得不均匀，且误差很容易超出要求的范围。硬件的缺陷直接会导致工艺的结果变差，即晶圆边缘的未镀区域的误差值会变大，直接影响后续的工艺，造成器件良率的下降。

发明内容

本申请针对现有方式的缺点，提出一种半导体设备及其工艺腔室，用以解决现有技术存在晶圆连续的未镀区域误差较大、以及未镀区域面积不均匀的技术问题。

第一个方面，本申请实施例提供了一种半导体设备的工艺腔室，所述工艺腔室内设置有可升降的基座，所述基座用于承载晶圆；所述基座上沿周向均布有多个导向滑块，所述导向滑块能沿所述基座的径向滑动；所述工艺腔室内壁上设置有盖环支架，所述盖环支架上搭设有盖环，所述盖环位于所述基座的上方且与所述基座同心设置，所述盖环底部对应于所述导向滑块设置有多个导向件；在所述基座上升至工艺位置的过程中，所述导向件能带动所述导向滑块沿所述基座的径向向所述基座的中心滑动，使所述导向滑块推动承载在所述基座上的晶圆，对所述晶圆与所述盖环进行对中，所述基座上升至所述工艺位置后，所述盖环压覆于所述晶圆的边缘上。

于本申请的一实施例中，所述导向件包括设置在所述盖环底部朝远离所述基座的方向斜向延伸设置的导向柱，所述导向柱的轴线与所述盖环的轴线呈一预设夹角。

于本申请的一实施例中，所述基座包括有基座本体、适配环，所述适配环套设于所述基座本体上，所述适配环上开设有多个安装槽，所述多个导向滑块一一对应地设置在所述多个安装槽中，所述导向滑块能在所述安装槽中沿所述基座的径向滑动。