[发明专利]时钟信号调节电路和方法以及模拟电路

权利要求书

1.一种时钟信号调节电路，其特征在于，用于调节一模拟电路的内部时钟的频率，所述时钟信号调节电路包括：

频率计算模块，其被配置为获取所述内部时钟的当前频率，并将所述内部时钟的当前频率与目标频率比较，反馈比较结果给决策模块；

决策模块，其被配置为基于所述比较结果以及自调节算法对数字调节信号进行信号调整，输出调节值给模拟电路控制模块，并按照第一策略获取最佳调节值，所述最佳调节值为当所述模拟电路的内部时钟的频率等于或接近所述目标频率时对应的所述调节值；

模拟电路控制模块，其被配置为基于所述调节值对所述模拟电路进行数字调节，以使所述模拟电路的内部时钟的频率等于或接近所述目标频率，所述数字调节信号来自所述模拟电路控制模块；

其中，所述自调节算法包括二分法以及顺序调节法，所述调节值为所述数字调节信号经所述信号调整后的值；

所述数字调节信号包括单调区部分以及非单调区部分；

所述信号调整包括：所述决策模块基于所述比较结果对所述单调区部分利用所述二分法进行调节，并对所述非单调区部分利用所述顺序调节法进行调节；

其中，每次对所述单调区部分的一个选中位进行调节时，均对所述非单调区部分的所有位利用所述顺序调节法进行调节；

所述第一策略包括：每次对所述单调区部分的一个选中位进行调节时，获取此时所述非单调区部分中所有位对应的所述当前频率，记录此时所述数字调节信号对应的值，所述数字调节信号的值与所述当前频率构成一具有对应关系的集合；当所述信号调整完成后，基于所述集合获取所述最佳调节值。

2.如权利要求1所述的时钟信号调节电路，其特征在于，所述单调区部分分布在所述数字调节信号的高位，所述非单调区部分分布在所述数字调节信号的低位，所述数字调节信号的初始状态为处于中间值，所述中间值为所述单调区部分的最高位为1，所述单调区部分的其它位均为0，所述非单调区的所有位均为0。

3.如权利要求2所述的时钟信号调节电路，其特征在于，所述单调区部分的大小与所述模拟电路的内部时钟的频率的大小成正比关系；

所述信号调整包括：若所述当前频率大于所述目标频率，则所述决策模块将当前时刻所述单调区部分中选中位的值设置为0，并对所述非单调区部分利用所述顺序调节法进行调节；

若所述当前频率小于所述目标频率，则所述决策模块将当前时刻所述单调区部分中选中位的值设置为1，并对所述非单调区部分利用所述顺序调节法进行调节。

4.如权利要求2所述的时钟信号调节电路，其特征在于，所述数字调节信号的大小与所述模拟电路的内部时钟的频率的大小成反比关系；

所述信号调整包括：若所述当前频率大于所述目标频率，则所述决策模块将当前时刻所述单调区部分中选中位的值设置为1，并对所述非单调区部分利用所述顺序调节法进行调节；

若所述当前频率小于所述目标频率，则所述决策模块将当前时刻所述单调区部分中选中位的值设置为0，并对所述非单调区部分利用所述顺序调节法进行调节。

5.如权利要求1所述的时钟信号调节电路，其特征在于，所述第一策略还可以为：

每次对所述单调区部分的一个选中位进行调节时，获取此时所述非单调区部分中所有位对应的所述当前频率，并以此获取所述当前频率最接近或等于所述目标频率时所述非单调区部分对应的值，记录此时所述数字调节信号对应的值，所述数字调节信号的值与所述当前频率构成一具有对应关系的集合；

当所述信号调整完成后，基于所述集合获取所述最佳调节值。