[发明专利]时钟信号调节电路和方法以及模拟电路

说明书

本发明公开了一种时钟信号调节电路和方法以及模拟电路，用于调节一模拟电路的内部时钟的频率，通过频率计算模块获取内部时钟的当前频率，将当前频率与所需的目标频率进行比较。决策模块根据比较结果，对数字调节信号进行信号调整，最后模拟电路控制模块利用进行信号调整后的数字调整信号对模拟电路进行数字调节，以使得内部时钟的频率不断逼近所需的目标频率。本发明提供的技术方案中，决策模块结合二分法以及顺序调节法对数字调节信号进行调整，兼顾了精度和测试成本。与仅利用顺序调节法的现有技术相比，测试效率有大幅度提高。

技术领域

本发明涉及半导体集成电路领域，尤其是涉及一种时钟信号调节电路和方法以及模拟电路。

背景技术

众所周知，随着模拟电路应用领域的发展，在多媒体、高速传输等应用中，对系统主频的准确度已经提出了更高要求，这对模拟电路设计领域提出了更高的要求，尤其是对各种频率类IP产品提出了高精度需求，所述IP产品又被称为IP核，全称知识产权核(Intellectual Property core)，是在集成电路的可重用设计方法学中，指某一方提供的、形式为逻辑单元、芯片设计的可重用模组。例如高精度PLL(Phase Locked Loop)、OSC(振荡器)逐渐成为许多特殊应用中的必备IP产品。为了实现高精度的时钟调节，逐渐开始采用数字电路对模拟信号进行精确的自动调节。

现有技术中，模拟电路设计通常利用专用的数模转换方法进行调教，即可通过外围电路的数字调节信号进行模拟电路的模拟量进行调教。为了模拟量的调教方便，模拟量和数字调节信号之间一般基于线性关系进行设计，也即可以通过数字量的单调调节，调节对应的模拟信号。而模拟时钟源也基于类似设计方法，可通过外围电路的数字调节信号值对应模拟电路的内部时钟源输出的时钟频率。

现有技术中对于模拟时钟的调节通常是采用以下方法实现：

(1)逐个设置模拟电路数字调节信号；

(2)通过测试端口将时钟信号分频传输到片外，由测试仪器进行量测；

(3)如果达标，则记录对应的调节值；如果不达标，则进一步通过调节算法计算数字调节信号的值，并重复上面的测试方法，逐步逼近测试目标结果直到测试得到目标结果。

对于数字调节信号的调节算法，一般可以采用顺序调节法，即逐个遍历数字调节信号的值，直到找到需要的目标值；而基于设计中数字调节信号的值与模拟信号是呈线性关系的基础，在调节算法中也常常使用二分法进行调节。

在非高精度的模拟信号的调节方法中，由于对精度的要求较低，在实际流片后，数字调节信号的值和模拟量基本能够保持单调性，利用二分法调节能够满足要求；而一般非高精度电路的数字调节值范围比较小(例如，仅4位调节，调节值的范围从0到15)，采用顺序调节方式对测试时间的影响并不大，也比较容易实现。

而当对高精度的模拟电路进行调节时，其电路相比非高精度模拟电路有两大区别：

(1)为了满足模拟电路的调节范围和精度控制要求，通常电路会增加数字调节信号的位数，例如从4比特扩展到12比特；

(2)模拟电路在进行高精度精调节时，由于工艺角、电压、温度等复杂因素的综合影响，造成在扩展出的控制位上，很难精细地保证数字值与模拟量之间的线性度，存在一定的随机变化情况。

发明人在具体实施时发现，现有技术中常用的顺序调节法和二分法在高精度模拟电路调节上，存在以下缺陷：

(1)当数字调节信号的位数扩展后，由于顺序调节法的时间复杂度位为O(N)，其对应测试时间大量增加，以从4比特增大到12比特且一次调节需要1微秒为例，4比特对应的总调节时间为16微秒，而12比特对应的总调节时间为4.1毫秒，测试时间增大到原来的2^(16-4)＝256倍。由此可见，在数字调节信号的位数增加后，测试成本会大量增加且效率很低，测试成本包括但不限于时间成本及测试费用成本；