[发明专利]阻变存储器及其制备方法

说明书

本发明公开了一种阻变存储器及其制备方法。其中，该阻变存储器包括：阻变介质层，用于阻变存储；其中，阻变介质层包括：掺杂介质层，其部分具有一定掺杂浓度的金属原子，用于在阻变存储器中形成局部增强电场，使得阻变存储器的导电通道生成位置可控，从而提高器件可靠性，同时，因此可以使得本发明的阻变存储器具有免去初始激活过程特性，在初始时稳定表现为低阻态，防止在大电压激活过程中造成的电流过冲问题，此外在保证了较好电压耐受能力的同时，可以使得器件本申请的尺寸得到很好的控制，降低了大电压的功耗。

技术领域

本发明涉及微电子技术领域，特别涉及一种初始阻值为低阻的阻变存储器及其制备方法，其中，该阻变存储器具有免去初始激活过程(forming-free)的特性。

背景技术

随着后摩尔时代的到来，传统的非易失性存储器件，如EEPROM、闪存等，正面临发展瓶颈：芯片集成度不断提高对器件尺寸缩放的要求更高，与传统浮栅器件尺寸减小、栅厚度变薄带来的漏电流增大、器件可靠性和寿命降低之间的矛盾。传统的闪存器件在微缩到20nm节点以下时，将面临一系列技术限制和理论极限，难以满足超高密度存储需求。在这样的背景下，发展新型非易失性存储器件的需求迫在眉睫。其中，阻变存储器(RRAM)因为其结构简单、读写速度快、功耗低、易集成、与现有CMOS工艺兼容程度高等一系列优点，成为下一代非易失性存储器的有力竞争者，应用前景广阔。

阻变存储器由多层薄膜结构组成，通常是上下电极以及中间的阻变介质层组成的三层三明治结构。在上下电极之间施加电压将导致介质层电阻值发生变化，可分为高、低两个组态，在电压撤去后电阻值不发生变化，阻变存储器就是利用电阻值的改变达到存储信息的目的。尽管阻变存储器具有很多有吸引力的优点，目前仍然存在许多亟待解决的问题。比如需要较大的初始电压激活过程(forming)、操作电流较大、特征参数分布存在较大的随机波动等。

其中，在大电压激活过程中，由于阻变存储器在薄膜结构中产生大量的缺陷，将可能导致一系列不可预测的器件可靠性问题，例如：1)首先，大电压激励产生的大量缺陷会组成形状不规则的粗壮导电通道，对于这样的导电通道需要较大的电压激励使其断裂，从而器件恢复到高阻值状态。但是导电通道不规则的形状使得断裂的位置和断裂程度难以确定，造成器件的特征参数存在较大的随机波动；2)其次，大电压激活过程可能造成电流过冲问题，对器件的可靠性产生不利影响；3)而且，大电压对器件的电压耐受能力提出了较高的要求，使得器件在尺寸微缩上存在技术限制；4)此外，大电压带来的高功耗问题也很明显。因此，制备具有免去初始激活过程特性的阻变存储器显得非常有意义。

发明内容

(一)要解决的技术问题

为解决现有技术中，在大电压激活过程中，由于阻变存储器在薄膜结构中产生大量的缺陷，可能导致一系列不可预测的器件可靠性的技术问题，本发明公开了一种阻变存储器及其制备方法。

(二)技术方案

本发明的一个方面公开了一种阻变存储器，其中，包括：阻变介质层，用于阻变存储；其中，阻变介质层包括：掺杂介质层，其部分具有一定掺杂浓度的金属，用于在阻变存储器中形成局部增强电场，使得阻变存储器的导电通道生成位置可控，从而提高器件可靠性。

根据本发明的实施例，其中，阻变介质层还包括：底介质层和顶介质层，掺杂介质层设置于底介质层的上表面上；以及顶介质层设置于掺杂介质层的上表面上；底介质层和顶介质层用于夹设掺杂介质层，为掺杂介质层提供阻隔，以确保掺杂介质层在阻变存储器中形成局部增强电场，同时实现阻变介质层的阻变功能；其中，底介质层材料为SiO_x、HfO_x或SiN_x；掺杂介质层材料为部分掺杂金属的SiO_x、HfO_x或SiN_x；顶介质层材料为SiO_x、HfO_x或SiN_x；其中，x小于正常化学计量数；其中，所述阻变介质层的总厚度为15nm-25nm。