[发明专利]一种时钟配置系统及方法

权利要求书

1.一种时钟配置系统，其特征在于，包括：时钟生成电路及通信模块；所述通信模块包括配置单元、时钟管理单元及通信电路；

所述时钟生成电路与所述通信模块中的时钟管理单元相连；所述时钟管理单元与所述通信电路相连；所述通信电路与所述配置单元相连；

所述时钟生成电路用于向所述通信模块提供参考时钟；所述配置单元用于配置所述通信电路中数据传输的线速率及数据位宽，并根据所述线速率和所述数据位宽确定时钟分频系数，将所述时钟分频系数配置于所述时钟管理单元；所述时钟管理单元用于根据所述参考时钟和所述时钟分频系数确定工作时钟频率，并将所述工作时钟频率提供至所述通信电路。

2.根据权利要求1所述的系统，其特征在于，所述时钟管理单元包括锁相环电路、发送分频器及数据通道分频器；所述通信电路包括发送数据处理单元、发送传输层单元、多个发送通道及多个并串转换单元；其中，所述发送通道和所述并串转换单元一一对应；

所述锁相环电路分别与所述时钟生成电路、所述发送分频器、所述数据通道分频器相连；所述发送分频器分别与所述发送数据处理单元、所述发送传输层单元相连；所述数据通道分频器与所述多个发送通道相连；所述发送通道与对应的所述并串转换单元相连；

所述配置单元用于配置各发送通道的线速率及数据位宽，并根据各发送通道总的线速率及总的数据位宽确定第一分频系数，并将所述第一分频系数配置于所述发送分频器；所述配置单元还用于确定第二分频系数，并将所述第二分频系数配置于所述数据通道分频器；

所述锁相环电路用于将参考时钟发送至所述发送分频器和数据通道分频器；

所述发送分频器用于根据参考时钟及所述第一分频系数确定第一工作时钟频率，并将所述第一工作时钟频率提供至所述发送数据处理单元和所述发送传输层单元；

所述数据通道分频器用于根据参考时钟及所述第二分频系数确定第二工作时钟频率，将所述第二工作时钟频率提供至所述多个发送通道；

所述多个并串转换单元均与所述时钟生成电路相连，用于接收所述参考时钟，并根据所述参考时钟生成所述并串转换单元所需的第三工作时钟频率。

3.根据权利要求2所述的系统，其特征在于，根据各发送通道总的线速率及总的数据位宽确定第一分频系数，包括：

获取各发送通道总的线速率与总的数据位宽的第一比值；

根据所述第一比值和所述参考时钟确定第一分频系数。

4.根据权利要求2所述的系统，其特征在于，所述系统还包括：多个第一发送数据转换单元及多个第二发送数据转换单元；且所述第一发送数据转换单元和所述第二发送数据转换单元均与所述发送通道一一对应；

所述第一发送数据转换单元连接于所述发送传输层单元与所述发送通道之间；所述第二发送数据转换单元连接于所述发送通道与所述并串转换单元之间；

所述第一发送数据转换单元的写侧与所述发送分频器相连，用于接收所述发送分频器发送的所述第一工作时钟频率；所述第一发送数据转换单元的读侧与所述数据通道分频器相连，用于接收所述数据通道分频器发送的所述第二工作时钟频率；所述第一发送数据转换单元用于将发送数据的工作时钟频率由第一工作时钟频率转换至第二工作时钟频率；

所述第二发送数据转换单元的写侧与所述数据通道分频器相连，用于接收所述数据通道分频器发送的所述第二工作时钟频率；所述第二发送数据转换单元的读侧与所述并串转换单元相连，用于接收所述并串转换单元发送的所述第三工作时钟频率；所述第二发送数据转换单元用于转换发送数据的位宽和/或将发送数据的工作时钟频率由第二工作时钟频率转换为第三工作时钟频率。

5.根据权利要求4所述的系统，其特征在于，所述发送通道包括：发送链路层单元和发送数据逻辑处理单元；

所述发送链路层单元连接于所述第一发送数据转换单元和所述发送数据逻辑处理单元之间；所述发送逻辑处理单元连接于所述发送链路层单元和所述第二发送数据转换单元之间；

所述数据通道分频器用于将所述第二工作时钟频率提供至所述发送链路层单元和所述发送数据逻辑处理单元。