[发明专利]下字线驱动读辅助电路和版图设计

权利要求书

1.一种下字线驱动读辅助电路，其特征在于，用于拉低存储器选中的字线的电压，所述下字线驱动读辅助电路包括：

字线驱动控制子模块，其被配置为基于所述存储器的字线产生对应的字线信号；

字线分压子模块，其被配置为拉低第一字线信号的电压；

其中，所述第一字线信号为所述存储器选中的字线对应的字线信号，所述字线信号的数量、所述字线的数量相同，每两个所述字线间至少连接有一个所述字线分压子模块，每个所述字线分压子模块分别通过一第一控制信号控制通断。

2.如权利要求1所述的下字线驱动读辅助电路，其特征在于，所述字线分压子模块包括：

第一组分压晶体管以及第二组分压晶体管，所述第一组分压晶体管以及所述第二组分压晶体管均具有分压输入端、分压输出端以及分压控制端；

所述第一组分压晶体管的分压输入端与一个所述字线连接；

所述第二组分压晶体管的分压输入端与另一个所述字线连接；

所述第一组分压晶体管的分压输出端与所述第二组分压晶体管的输出端连接；

所述第一组分压晶体管的分压控制端以及所述第二组分压晶体管的分压控制端均与所述第一控制信号连接；

所述第一控制信号用于控制所述第一组分压晶体管以及所述第二组分压晶体管的导通和关闭。

3.如权利要求2所述的下字线驱动读辅助电路，其特征在于，所述第一组分压晶体管包括一个第一PMOS管，所述第二组分压晶体管包括一个第二PMOS管；

所述第一PMOS管的源极与一个所述字线连接；

所述第二PMOS管的源极与另一个所述字线连接；

所述第一PMOS管的漏极与所述第二PMOS管的漏极连接；

所述第一PMOS管的栅极与所述第二PMOS管的栅极均与所述第一控制信号连接。

4.如权利要求2所述的下字线驱动读辅助电路，其特征在于，所述第一组分压晶体管包括两个第一PMOS管，所述第二组分压晶体管包括两个第二PMOS管；

所述两个第一PMOS管串联连接，其中一个所述第一PMOS管的源极与一个所述字线连接；

所述两个第二PMOS管串联连接，其中一个所述第二PMOS管的源极与另一个所述字线连接；

另一个所述第一PMOS管的漏极与另一个所述第二PMOS管的漏极连接；

所述两个第一PMOS管的栅极以及所述两个第二PMOS管的栅极均与所述第一控制信号连接。

5.如权利要求2所述的下字线驱动读辅助电路，其特征在于，所述第一组分压晶体管包括多个第一PMOS管，所述第二组分压晶体管包括多个第二PMOS管；

所述多个第一PMOS管串联连接并构成第一串联电路，位于所述第一串联电路一端的一个所述第一PMOS管的源极与一个所述字线连接；

所述多个第二PMOS管串联连接并构成第二串联电路，位于所述第二串联电路一端的一个所述第二PMOS管的源极与另一个所述字线连接；

位于所述第一串联电路另一端的一个所述第一PMOS管的漏极与位于所述第二串联电路另一端的一个所述第二PMOS管的漏极连接；

所述多个第一PMOS管的栅极以及所述多个第二PMOS管的栅极均与所述第一控制信号连接。

6.如权利要求2所述的下字线驱动读辅助电路，其特征在于，所述第一组分压晶体管包括一个第一NMOS管，所述第二组分压晶体管包括一个第二NMOS管；

所述第一NMOS管的漏极与一个所述字线连接；

所述第二NMOS管的漏极与另一个所述字线连接；

所述第一NMOS管的源极与所述第二NMOS管的源极连接；

所述第一NMOS管的栅极与所述第二NMOS管的栅极均与所述第一控制信号连接。