[发明专利]电路架构及其制作方法

说明书

本揭露提供一种电路架构及其制作方法。电路架构的制作方法包括以下步骤：提供基板；制作测试电路组件于基板上；制作焊垫于测试电路组件上；制作绝缘层以及制作导电垫于绝缘层上。绝缘层的第二表面覆盖测试电路组件与焊垫。导电垫与焊垫耦接。本揭露提供的电路架构的制作方法可监控电路架构的电路质量，以提高本揭露的电路架构的可靠性。

技术领域

本揭露涉及一种电路架构及其制作方法，尤其涉及一种提高可靠性的电路架构及其制作方法。

背景技术

随电子产品蓬勃发展，电子产品的制作方法(例如测试技术、处理技术等)也不断地改良。因此，要如何提高电子装置的产量或降低成本已成为需要不断改进的项目。

发明内容

本揭露是提供一种电路架构的制作方法，其可监控电路架构的电路质量或提高可靠度。

本揭露是提供一种电路架构，其可提高可靠性。

根据本揭露的实施例，电路架构的制作方法包括以下步骤。首先，提供基板。接着，制作测试电路组件于基板上。再者，制作焊垫于测试电路组件上。而后，制作绝缘层。绝缘层的第二表面覆盖测试电路组件与焊垫。然后，制作导电垫于绝缘层上。导电垫与焊垫耦接。

根据本揭露的实施例，电路架构包括绝缘层、导电垫以及焊垫。绝缘层具有第一表面以及与第一表面相对的第二表面。导电垫设置在绝缘层的第一表面。焊垫设置在绝缘层的第二表面。焊垫与导电垫耦接。绝缘层在第二表面具有凹陷区。

附图说明

包含附图以便进一步理解本揭露，且附图并入本说明书中并构成本说明书的一部分。附图说明本揭露的实施例，并与描述一起用于解释本揭露的原理。

图1为本揭露一实施例的电路架构的制作方法的流程图；

图2A至图2E为本揭露一实施例的电路架构的制作方法的剖面示意图；

图3为图2B的电路架构的下视示意图；

图4为图2D的电路架构的上视示意图；

图5为本揭露另一实施例的电路架构于移除基板前的剖面示意图；

附图标号说明

100、100a：电路架构；

110：基板；

111：主体区；

112：周边区；

113：切割线；

120：离型层；

130：测试电路组件；

131、131a：开口；

132、133：侧边；

134：接垫；

140：焊垫；

141：下表面；

150：绝缘层；

150a：第一表面；

150b：第二表面；

150c：侧面；

150e：开口；

151：第一层绝缘层；

151e：第一开口；

152：第二层绝缘层；

152e：第二开口；

160：导电垫；

160a：测试垫；