[发明专利]一种复合膜层台面保护结构及其膜层生产工艺

说明书

本发明公开一种复合膜层台面保护结构及其膜层生产工艺，属于半导体器件技术领域，包括半导体器件台面，半导体器件台面上设有沟槽，其特征在于：所述的沟槽的外部依次设有sipos层I、掺磷二氧化硅层、掺氯二氧化硅层和sipos层II，所述沟槽的下方设有PN结,能够实现可控硅PN结的保护。在中间沉积一层吸杂能力强的掺磷二氧化硅层和固定杂质能力强的掺氯二氧化硅，使得在其工作点附近掺磷二氧化硅层和掺氯二氧化硅起到有效降低漏电流的作用，既保证高耐压和高温度特性，又兼顾了漏电流问题。使用此方法的漏电流可以降低到常规方法的约一半左右。解决了现有技术中出现的问题。

技术领域

本发明一种复合膜层台面保护结构及其膜层生产工艺，属于半导体器件技术领域。

背景技术

如图1所示，现有技术中sipos膜为一种常用的通过氧比例来控制电荷，从而实现高耐压和高温度特性的特种钝化膜，存在的弊端是漏电流偏大，常规Sipos膜是按照Si_XO_Y比例形成的(一般O：Si约45％左右)，可以认为是一种半绝缘膜，所以漏电流会偏大。因此怎样有效减少漏电流成为目前亟需解决的技术问题。

发明内容

针对现有技术的不足，本发明的目的在于提供一种复合膜层台面保护结构及其膜层生产工艺，解决了现有技术中出现的问题。

本发明所述的一种复合膜层台面保护结构，包括半导体器件台面，半导体器件台面上设有沟槽，其特征在于：所述的沟槽的外部依次设有sipos层I、掺磷二氧化硅层、掺氯二氧化硅层和sipos层II，所述沟槽的下方设有PN结。

进一步的，sipos层II的外部设有一玻璃层。

进一步的，sipos层I膜层厚度为

进一步的，掺磷二氧化硅层膜层厚度为

进一步的，掺氯二氧化硅层膜层厚度为

进一步的，sipos层II膜层厚度为

本发明所述的一种复合膜层的生产工艺，包括以下步骤：

步骤一，沉积sipos层I，温度T＝680℃，沉积压力TTL＝300mtorr，SiH₄流量：500*47％＝235cc/min，N₂O流量：300*17％＝51cc/min，沉积时间t＝20min；

步骤二，沉积掺磷二氧化硅层，温度T＝680℃，沉积压力TTL＝230mtorr，SiH₄流量：200*45％＝90cc/min，O₂流量：200*28％＝56cc/min，PH₃流量：100*10％＝10cc/min，沉积时间t＝6min；

步骤三，沉积掺氯二氧化硅层，温度T＝680℃，沉积压力TTL＝300mtorr，SiH₄流量：500*38％＝190cc/min，N₂O流量：300*25％＝75cc/min，HCL流量：30cc/min，沉积时间t＝8min；

步骤四，沉积sipos层II，温度T＝680℃，沉积压力TTL＝300mtorr，SiH₄流量：500*47％＝235cc/min，N₂O流量：300*17％＝51cc/min，沉积时间t＝40min。

本发明与现有技术相比，具有如下有益效果：