[发明专利]一种二分频电路及一种芯片

说明书

本发明公开了一种二分频电路及一种芯片，二分频电路包括第一反相单元、第二反相单元和第三反相单元；第一反相单元的输入端连接信号源输出端，第一反相单元的输出端连接第二反相单元的输入端，第二反相单元的输出端连接第三反相单元的输入端，第三反相单元的输出端连接信号源输出端，第一反相单元、第二反相单元和第三反相单元均通过一电源供电，通过三级反相单元即可实现数字二分频电路，与现有技术相比，减少了电子元件的使用数量，从而节约了芯片面积，降低了整体功耗。

技术领域

本发明涉及集成电路技术领域，特别涉及一种二分频电路及一种芯片。

背景技术

随着CMOS(Complementary Metal Oxide Semiconductor，互补金属氧化物半导体)集成电路工艺的不断进步，单个芯片电路规模越来越大，电路工作频率越来越高，性能也越来越好。在集成电路领域，数字二分频电路是一种常用的电路单元，其作用是将一定频率的输入高低电平方波信号的频率除以2，得到其输入信号频率二分之一的输出信号。

现有技术中，数字二分频电路最常用的实现方式是采用D触发器，在该晶体管级电路中需要用到较多的晶体管，虽然电路结构本身并不复杂，但考虑到数字二分频电路的广泛应用，一个集成电路芯片中通常会用到成千上万个此类电路，那么二分频电路总体会消耗较大的芯片面积和功耗。

发明内容

为解决上述技术问题，本发明提供一种二分频电路及芯片，能够减少电子元件的使用数量，节约芯片面积，降低整体功耗。

本发明一方面提供一种二分频电路，包括第一反相单元、第二反相单元和第三反相单元；

所述第一反相单元的输入端连接信号源输出端，所述第一反相单元的输出端连接所述第二反相单元的输入端，所述第二反相单元的输出端连接所述第三反相单元的输入端，所述第三反相单元的输出端连接所述信号源输出端，所述第一反相单元、所述第二反相单元和所述第三反相单元均通过一电源供电。

优选地，所述第一反相单元包括第一PMOS管、第一NMOS管和第二PMOS管；

所述第一PMOS管的栅极连接所述第一NMOS管的栅极，并作为所述第一反相单元的输入端，所述第一PMOS管的源级连接所述电源，所述第一PMOS管的漏极连接所述第二PMOS管的源极；

所述第一NMOS管的源级连接地线，所述第一NMOS管的漏极连接所述第二PMOS管的漏极，并作为所述第一反相单元的输出端；

所述第二PMOS管的栅极接入输入时钟信号。

优选地，所述第二反相单元包括第二NMOS管、第三NMOS管和第三PMOS管；

所述第二NMOS管的栅极作为所述第二反相单元的输入端，所述第二NMOS管的源级连接所述第三NMOS管的漏极，所述第二NMOS管的的漏极连接所述第三PMOS管的漏极，并作为所述第二反相单元的输出端；

所述第三NMOS管的栅极接入所述输入时钟信号，所述第三NMOS管的源级连接地线；

所述第三PMOS管的栅极接入所述输入时钟信号，所述第三PMOS管的源级连接所述电源。

优选地，所述第三反相单元包括第四NMOS管、第四PMOS管和第五NMOS管；

所述第四NMOS管的栅极连接所述第四PMOS管的栅极，并作为所述第三反相单元的输入端，所述第四NMOS管的源级连接地线，所述第四NMOS管的漏极连接所述第五NMOS管的源极；

所述第四PMOS管的源级连接所述电源，所述第四PMOS管的漏极连接所述第五NMOS管的漏极，并作为所述第三反相单元的输出端；

所述第五NMOS管的栅极接入所述输入时钟信号。