[发明专利]用于集成电路封装的高密度互连在审
申请号: | 202010586324.3 | 申请日: | 2020-06-24 |
公开(公告)号: | CN112530931A | 公开(公告)日: | 2021-03-19 |
发明(设计)人: | V.斯特龙;A.亚历克索夫;H.布劳尼施;B.罗林斯;J.斯万;S.利夫 | 申请(专利权)人: | 英特尔公司 |
主分类号: | H01L25/18 | 分类号: | H01L25/18;H01L23/538;H01L21/98 |
代理公司: | 中国专利代理(香港)有限公司 72001 | 代理人: | 李啸;姜冰 |
地址: | 美国加利*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 用于 集成电路 封装 高密度 互连 | ||
1.一种集成电路封装,包括:
电子插入器;
至少一个管芯侧集成电路装置,所述至少一个管芯侧集成电路装置具有电附连到所述电子插入器的有源表面,其中将所述至少一个管芯侧集成电路装置至少部分地包裹在模制材料层中,并且其中所述至少一个管芯侧集成电路装置的背表面处于大体上与所述模制材料层的外表面相同的平面中;以及
至少一个堆叠集成电路装置,所述至少一个堆叠集成电路装置通过在所述至少一个管芯侧集成电路装置与所述至少一个堆叠集成电路装置之间形成的互连结构而被电附连到所述至少一个管芯侧集成电路装置的所述背表面。
2.如权利要求1所述的集成电路封装,其中所述互连结构邻接所述至少一个管芯侧集成电路装置的所述背表面并且邻接所述模制材料层的所述外表面。
3.如权利要求1和2中的任一项所述的集成电路封装,其中所述互连结构和所述至少一个堆叠集成电路装置在封装模块内,其中所述封装模块包括具有第一表面和第二表面的支承结构,其中所述互连结构在所述支承结构的所述第一表面上形成,其中多个模块到装置互连在所述支承结构的所述第二表面上形成并且电连接到所述互连结构,并且其中所述至少一个堆叠集成电路装置电附连到所述互连结构。
4.如权利要求3所述的集成电路封装,还包括至少部分地包裹所述至少一个堆叠集成电路装置的封装模制材料。
5.如权利要求1所述的集成电路封装,其中所述电子插入器包括:
具有在两个与四个之间的层的上部区段,其中每个层包括有机材料层和至少一个传导路线,所述至少一个传导路线包括至少一个传导迹线和至少一个传导通孔;
具有在两个与四个之间的层的下部区段,其中每个层包括有机材料层和至少一个传导路线,所述至少一个传导路线包括至少一个传导迹线和至少一个传导通孔;以及
所述上部区段与所述下部区段之间的中间区段,其中所述中间区段包括多至八个层,其中每个层包括有机材料和至少一个传导路线,所述至少一个传导路线包括至少一个传导迹线和至少一个传导通孔,并且其中所述中间区段的每个层的厚度比所述上部区段的所述层中的任一个的厚度更薄并且比所述下部区段的所述层中的任一个的厚度更薄。
6.如权利要求5所述的集成电路封装,其中所述上部区段的每个层的所述厚度在大约13微米与40微米之间,其中所述下部区段的每个层的所述厚度在大约13微米与40微米之间,并且其中所述中间区段的每个层的所述厚度在大约1.5微米与9微米之间。
7.如权利要求5所述的集成电路封装,其中所述上部区段的所述至少一个传导迹线包括具有大约8微米或更大的宽度、大约8微米或更大的间距、以及在大约8微米与15微米之间的厚度的多个传导迹线;其中所述下部区段的所述至少一个传导迹线包括具有大约8微米或更大的宽度、大约8微米或更大的间距、以及在8微米与15微米之间的厚度的多个传导迹线;并且其中所述中间区段的所述至少一个传导迹线包括具有在大约0.75微米与3微米之间的宽度、在大约0.75微米与3微米之间的间距、以及在0.5微米与4微米之间的厚度的多个传导迹线,并且其中所述至少一个传导通孔具有在大约1微米与6微米之间的厚度。
8.如权利要求5至7中的任一项所述的集成电路封装,还包括所述中间区段内的至少一个高密度装置到装置传导路线。
9.如权利要求5至7中的任一项所述的集成电路封装,其中所述中间区段的至少一个传导迹线具有增加的厚度。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于英特尔公司,未经英特尔公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202010586324.3/1.html,转载请声明来源钻瓜专利网。
- 上一篇:用于集成电路封装的有机插入器
- 下一篇:半导体存储装置
- 同类专利
- 专利分类