[发明专利]半导体存储装置有效
申请号: | 202010587736.9 | 申请日: | 2020-06-24 |
公开(公告)号: | CN112530958B | 公开(公告)日: | 2023-09-01 |
发明(设计)人: | 冈田信彬;内海哲章 | 申请(专利权)人: | 铠侠股份有限公司 |
主分类号: | H10B41/35 | 分类号: | H10B41/35;H10B41/41;H10B41/27;H10B43/35;H10B43/40;H10B43/27 |
代理公司: | 北京律盟知识产权代理有限责任公司 11287 | 代理人: | 张世俊 |
地址: | 日本*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 半导体 存储 装置 | ||
1.一种半导体存储装置,具备相互连接的第1芯片及第2芯片、以及设置在所述第1芯片及第2芯片的至少一者的第1电源电极及第2电源电极,
所述第1芯片具备:
多个第1导电层,沿第1方向排列;
半导体柱,沿所述第1方向延伸,且与所述多个第1导电层对向;
多个第1接点,沿所述第1方向延伸,且连接于所述多个第1导电层;
多个第2接点,沿所述第1方向延伸,且连接于所述第1电源电极;
多个第3接点,沿所述第1方向延伸,且连接于所述第2电源电极;及
多个第1贴合电极,经由所述多个第1接点连接于所述多个第1导电层;
所述第2芯片具备:
半导体衬底,具有与所述第1方向交叉的表面;
多个晶体管,设置在所述半导体衬底的表面;
多个第4接点,沿所述第1方向延伸,且连接于所述多个晶体管;及
多个第2贴合电极,经由所述多个第4接点连接于所述多个晶体管;
所述第1芯片及所述第2芯片是以所述多个第1贴合电极与所述多个第2贴合电极对向的方式配置,所述多个第1贴合电极连接于所述多个第2贴合电极,且
所述多个第2接点与所述多个第3接点对向。
2.根据权利要求1所述的半导体存储装置,其中
所述多个第2接点及所述多个第3接点在所述第1方向上的长度比所述多个第4接点在所述第1方向上的长度大。
3.根据权利要求1所述的半导体存储装置,其中
所述第1电源电极能够对所述多个晶体管供给第1电压,
所述第2电源电极能够对所述多个晶体管供给第2电压,且
所述第2电压大于所述第1电压。
4.根据权利要求1所述的半导体存储装置,其中
所述第1芯片具备比所有所述多个第1导电层更远离所述半导体衬底的绝缘层,且
所述多个第2接点及所述多个第3接点的所述第1方向的一端连接于所述绝缘层。
5.根据权利要求1所述的半导体存储装置,其中
所述第1芯片具备比所述多个第1导电层更远离所述半导体衬底的配线层,且
所述多个第2接点及所述多个第3接点的所述第1方向的一端连接于所述配线层中的配线。
6.根据权利要求1所述的半导体存储装置,其中
所述第1芯片具备比所述多个第1导电层更远离所述半导体衬底的半导体层,且
所述多个第2接点及所述多个第3接点的所述第1方向的一端连接于所述半导体层。
7.根据权利要求1至6中任一项所述的半导体存储装置,其中
所述第1芯片具备:
第1区域,设置所述半导体柱;
第2区域,设置所述多个第1接点及所述多个第1贴合电极;及
第3区域,设置所述多个第2接点及所述多个第3接点;
所述第2芯片具备:
第4区域,与所述第1区域对向;及
第5区域,与所述第2区域对向,且包含所述多个第2贴合电极及连接于所述多个第1接点的多个所述晶体管;
所述第2区域的面积比所述第5区域的面积小,且
所述第3区域的一部分与所述第5区域的一部分对向。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于铠侠股份有限公司,未经铠侠股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202010587736.9/1.html,转载请声明来源钻瓜专利网。
- 上一篇:用于集成电路封装的高密度互连
- 下一篇:存储器装置及其操作方法