[发明专利]半导体存储装置

说明书

实施方式提供一种高速地动作的半导体存储装置。实施方式的半导体存储装置具备第1、第2芯片及第1、第2电源电极。第1芯片具备多个第1导电层、与它们对向的半导体柱、连接于多个第1导电层的多个第1接点、连接于第1电源电极的多个第2接点、连接于第2电源电极的多个第3接点、及连接于多个第1接点的多个第1贴合电极。第2芯片具备半导体衬底、设置在半导体衬底的多个晶体管、连接于多个晶体管的多个第4接点、及连接于多个第4接点的多个第2贴合电极。多个第2接点与多个第3接点对向。

[相关申请]

本申请享有以日本专利申请2019-169250号(申请日：2019年9月18日)为基础申请的优先权。本申请通过参照该基础申请而包含基础申请的全部内容。

技术领域

本实施方式涉及一种半导体存储装置。

背景技术

已知有具备相互连接的第1芯片及第2芯片的半导体存储装置。第1芯片具备：多个第1导电层，沿第1方向排列；半导体柱，沿第1方向延伸且与多个第1导电层对向；多个接点，沿第1方向延伸且连接于多个第1导电层；及多个第1贴合电极，经由所述多个接点连接于多个第1导电层。第2芯片具备：半导体衬底，具有与第1方向交叉的表面；多个晶体管，设置在半导体衬底；多个接点，沿第1方向延伸且连接于多个晶体管；及多个第2贴合电极，经由所述多个接点连接于多个晶体管。第1芯片及第2芯片是以多个第1贴合电极与多个第2贴合电极对向的方式配置，多个第1贴合电极连接于多个第2贴合电极。

发明内容

实施方式提供一种高速地动作的半导体存储装置。

一实施方式的半导体存储装置具备相互连接的第1芯片及第2芯片、以及设置在第1芯片及第2芯片的至少一者的第1电源电极及第2电源电极。第1芯片具备：多个第1导电层，沿第1方向排列；半导体柱，沿第1方向延伸，且与多个第1导电层对向；多个第1接点，沿第1方向延伸，且连接于多个第1导电层；多个第2接点，沿第1方向延伸，且连接于第1电源电极；多个第3接点，沿第1方向延伸，且连接于第2电源电极；及多个第1贴合电极，经由多个第1接点连接于多个第1导电层。第2芯片具备：半导体衬底，具有与第1方向交叉的表面；多个晶体管，设置在半导体衬底的表面；多个第4接点，沿第1方向延伸，且连接于多个晶体管；及多个第2贴合电极，经由多个第4接点连接于多个晶体管。第1芯片及第2芯片是以多个第1贴合电极与多个第2贴合电极对向的方式配置，多个第1贴合电极连接于多个第2贴合电极。多个第2接点与多个第3接点对向。

附图说明

图1是表示第1实施方式的半导体存储装置的构成例的示意性侧视图。

图2是表示该构成例的示意性俯视图。

图3是表示该构成例的示意性框图。

图4是表示该构成例的示意性电路图。

图5是表示该构成例的示意性电路图。

图6是表示该构成例的示意性立体图。

图7是表示该构成例的示意性仰视图。

图8是表示该构成例的示意性俯视图。

图9是与图7的A1-A1'线及图8的B1-B1'线对应的示意性剖视图。

图10是与图7的A2-A2'线及图8的B2-B2'线对应的示意性剖视图。

图11～17是表示该半导体存储装置的制造方法的示意性剖视图。

图18是表示该半导体存储装置的构成例的示意性剖视图。

图19是表示该半导体存储装置的构成例的示意性剖视图。

图20是表示该半导体存储装置的构成例的示意性剖视图。