[发明专利]半导体装置

说明书

半导体装置包含置于基板上的第一晶体管、位于第一晶体管上方的第二晶体管以及导电轨线。第一晶体管包含在第一层上延伸的第一主动区域。第二晶体管包含在第一层上的第二层上延伸的第二主动区域。导电轨线在第三层上延伸。第一层至第三层在第一方向上彼此分开，以及第三层插置于第一与第二层之间。第一主动区域、第二主动区域以及导电轨线在布局图上重叠。

技术领域

本案是关于一半导体装置，特别是关于一种在垂直堆叠的两个晶体管中间具有导电轨线的半导体装置。

背景技术

随着半导体工业已经发展成纳米技术工艺节点，追求更高的装置密度，更高的性能和更低的成本，来自制造和设计问题的挑战已经导致开发三维设计，诸如包含鳍式晶体管(fin field-effect transistor，FinFET)和全环绕(gate-all-around，GAA)FET的多栅极场效应晶体管(Field-effect transistor，FET)。互补FET(complementary field-effect transistor，CFET)通常包含设置在基板上的第一FET和设置在第一FET上方的第二FET。多个导电结构被配置为耦接包含在CFET中的部件。

发明内容

根据本案的一实施例，揭示一种半导体装置，包含设置在基板上方的第一晶体管，设置在第一晶体管上方的第二晶体管，以及导电轨线。第一晶体管包含在第一层上延伸的第一主动区域。第二晶体管包含在第一层之上的第二层上延伸的第二主动区域。导电轨线在第三层上延伸。第一层到第三层在第一方向上彼此分离，并且第三层被插置在第一层和第二层之间。第一主动区域、第二主动区域和导电轨线在布局图中重叠。

附图说明

当结合附图进行阅读时，从以下详细描述可最佳理解本发明的一实施例的各个方面。应该强调，根据工业中的标准实践，各个部件未按比例绘制并且仅用于说明的目的。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小：

图1A是根据本案一实施例的半导体装置的立体图；

图1B是根据本案一实施例的对应于图1A的横截线AA'的半导体装置100的一部分的横截面图；

图1C是根据本案一实施例的图1A的半导体装置的一部分的平面图中的布局图；

图1D-图1E是根据本案一实施例的对应于图1A的半导体装置的立体图；

图2A是根据本案一实施例的半导体装置的立体图；

图2B是根据本案一实施例的图2A的半导体装置的一部分的横截面图；

图3A是根据本案一实施例的半导体装置的立体图；

图3B是根据本案一实施例的图3A的半导体装置的一部分的横截面图；

图3C是根据本案一实施例的图3A的半导体装置的一部分的平面图中的布局图；

图4A是根据本案一实施例的半导体装置的立体图；

图4B是根据本案一实施例的图4A的半导体装置的一部分的横截面图；

图5A是根据本案一实施例的半导体装置的立体图；

图5B是根据本案一实施例的图5A的半导体装置的一部分的横截面图；

图6是根据本案一实施例的半导体装置的立体图；

图7是根据本案一实施例的半导体装置的立体图；

图8是根据本案一实施例的半导体装置的立体图；

图9是根据本案一实施例的半导体装置的立体图；

图10是根据本案一实施例的半导体装置的立体图；