[发明专利]刻蚀方法

说明书

本申请提供一种刻蚀方法，包括：预刻蚀步骤，向刻蚀腔室内通入第一工艺气体，并开启电源，对多晶硅栅极顶部表面进行刻蚀；上射频电源和下射频电源皆输出连续波；掺杂刻蚀步骤，通入第二工艺气体，对多晶硅栅极进行刻蚀；上射频电源输出连续波，下射频电源输出脉冲波；主刻蚀步骤，通入第三工艺气体，对多晶硅栅极继续刻蚀，直至达到指定刻蚀深度，且在刻蚀过程中在多晶硅栅极的顶部沉积形成保护层，以获得指定图案；过刻蚀步骤，通入第四工艺气体，对具有指定图案的多晶硅栅极继续刻蚀，直至达到目标刻蚀深度，以获得目标图案。应用本申请，在现有技术之上大幅度缩小甚至消除微观负载效应，且没有“缩脖”或“内陷”效应。

技术领域

本发明涉及半导体技术领域，具体地，涉及一种刻蚀方法。

背景技术

MOS(Metal Oxide Semiconductor，金属-氧化物-半导体)集成电路因其具有低功耗、大噪声容限、易于设计等优点，而被广泛应用于消费电子、移动互联网、智能通信、汽车电子、工业控制、医疗电子等领域。随着电路集成度的不断提高，对半导体器件的加工线宽要求也越来越小。例如，由于多晶硅栅极的形貌(Profile)及关键尺寸CD(CriticalDimension)对MOS器件的驱动电流、等效电阻等器件性能有较大影响，所以多晶硅栅极的刻蚀精度则对MOS器件的稳定性具有较大影响。

双掺杂(N型掺杂和P型掺杂)多晶硅栅极是指顶部被掺入N型或P型的原子或元素的多晶硅栅极。在等离子体刻蚀过程中，由于两种掺杂的多晶硅栅极对反应腔室中的离子或电子的洛伦兹力不同，会使反应物或生成物在栅极表面的反应或吸附程度不同，从而造成N、P两种掺杂的多晶硅栅极形貌不同，最终导致CD不同。随着半导体制造工艺向下节点推进，器件的关键尺寸缩小，图形化刻蚀过程中的微观负载效应(图形密集度不同则刻蚀速率不同，导致多晶硅栅极不同位置的刻蚀尺寸不一致)欲见明显。

现有技术中，针对这种微观负载效应的改善方案大多是通过光刻工艺补偿来改善，但这些方式只能在一定程度上缩小这种微负载效应的影响，且缩小影响后获得的CD尺寸仍无法满足器件的电性能要求。

发明内容

本发明旨在至少解决现有技术中存在的技术问题之一，提出了一种的刻蚀方法，其可在现有技术之上大幅度缩小甚至消除微观负载效应。

为实现本发明的目的而提供一种刻蚀方法，包括：

预刻蚀步骤，向刻蚀腔室内通入第一工艺气体，并开启上射频电源和下射频电源，对多晶硅栅极顶部表面进行刻蚀；所述上射频电源和所述下射频电源皆输出连续波；

掺杂刻蚀步骤，停止向所述刻蚀腔室内通入所述第一工艺气体，并通入第二工艺气体，对所述多晶硅栅极进行刻蚀；所述上射频电源输出连续波，所述下射频电源输出脉冲波；

主刻蚀步骤，通入第三工艺气体，对所述多晶硅栅极继续刻蚀，直至达到指定刻蚀深度，且在刻蚀过程中在所述多晶硅栅极的顶部沉积形成保护层，以获得指定图案；

过刻蚀步骤，停止向所述刻蚀腔室内通入所述第三工艺气体，并通入第四工艺气体，以对具有所述指定图案的多晶硅栅极继续刻蚀，直至达到目标刻蚀深度，以获得目标图案。

可选地，所述第一工艺气体包括四氟甲烷。

可选地，所述掺杂刻蚀步骤中，所述下射频电源的占空比的取值范围为10％～25％。

可选地，所述第二工艺气体包括六氟化硫和二氟甲烷。

可选地，所述掺杂刻蚀步骤中，自所述多晶硅栅极顶部向下刻蚀至所述多晶硅栅极总厚度的三分之一位置处。

可选地，所述掺杂刻蚀步骤中，所述上射频电源的功率与所述下射频电源的功率的比值的取值范围为0.8～1.2。

可选地，所述指定刻蚀深度为所述多晶硅栅总厚度的70％～80％。