[发明专利]用于设置2级自动关闭定时器以访问存储器装置的技术

权利要求书

1.一种设备，包括：

用以经由多个通道来访问存储器装置的存储器控制器的接口；以及

用以执行以下操作的所述存储器控制器的电路：

设置用于2级自动关闭定时器的第一级的第一时间值，所述2级自动关闭定时器的所述第一级用于在对第一存储器装置的存储阵列的排进行的第一高速缓存行访问之后，促使所述排自动关闭，所述第一高速缓存行访问响应于促使经由所述多个通道的第一通道对第一存储器装置的所述存储阵列进行连续高速缓存行访问的多通道地址交错策略；以及

设置用于所述2级自动关闭定时器的第二级的第二时间值，所述2级自动关闭定时器的所述第二级用于在对所述排进行的第二高速缓存行访问之后，促使所述排自动关闭，所述第二高速缓存行访问响应于促使经由所述第一通道对第一存储器装置的所述存储阵列进行非连续高速缓存行访问的所述多通道地址交错策略。

2.如权利要求1所述的设备，所述多通道地址交错策略包括2通道地址交错策略，所述2通道地址交错策略包含第一4路交错，所述第一4路交错将第一存储器装置的所述存储阵列的物理存储器地址映射到到所述第一通道的一串高速缓存行的第一组四个高速缓存行，以促使对第一存储器装置的所述存储阵列进行所述连续高速缓存行访问。

3.如权利要求2所述的设备，进一步包括所述电路用以：

监视所述一串高速缓存行的所述第一组四个高速缓存行的高速缓存行访问；

确定所述第一组四个高速缓存行的至少两个连续高速缓存行访问的移动平均到达间隔时间；以及

调整用于所述2级自动关闭定时器的所述第一级的所述第一时间值，以便为经由所述第一通道对第一存储器装置的所述存储阵列进行的随后高速缓存行访问增大页面命中的可能性。

4.如权利要求2所述的设备，进一步包括所述电路用以：

监视所述一串高速缓存行的所述第一组四个高速缓存行的高速缓存行访问；

确定所述第一组四个高速缓存行的至少两个连续高速缓存行访问的移动平均到达间隔时间；以及

调整用于所述2级自动关闭定时器的所述第一级的所述第一时间值，以便为经由所述第一通道对第一存储器装置的所述存储阵列进行的随后高速缓存行访问减小页面未命中的可能性。

5.如权利要求2所述的设备，包括所述2通道地址交错策略以进一步包含：

第二4路交错，所述第二4路交错将第二存储器装置的存储阵列的排的物理存储器地址映射到到所述多个通道的第二通道的所述一串高速缓存行的下一组四个高速缓存行；

第三4路交错，所述第三4路交错将第一存储器装置的所述存储阵列的所述排的物理存储器地址映射到到所述第一通道的所述一串高速缓存行的第三组四个高速缓存行；以及

促使对所述第一存储器装置的所述存储阵列进行所述非连续高速缓存行访问包含所述2通道地址交错策略来促使对所述第一4路交错的最后高速缓存行进行访问和对所述第三4路交错的第一高速缓存行进行访问。

6.如权利要求5所述的设备，进一步包括所述电路用以：

监视对所述第一4路交错的所述最后高速缓存行进行的访问和对所述第三4路交错的所述第一高速缓存行进行的访问；

确定在对所述最后高速缓存行和所述第一高速缓存行进行的访问之间的移动平均到达间隔时间；以及

调整用于所述2级自动关闭定时器的所述第二级的所述第二时间值，以便在经由所述第一通道对第一存储器装置的所述存储阵列进行的随后高速缓存行访问之前是经由所述第二通道对第二存储器装置的所述存储阵列进行的高速缓存行访问时，为所述随后高速缓存行访问增大页面命中的可能性。