[发明专利]用于设置2级自动关闭定时器以访问存储器装置的技术

说明书

用于设置2级自动关闭定时器以访问存储器装置的技术包含设置用于所述2级自动关闭定时器的第一和第二时间值以在对存储器装置的存储阵列的排进行的高速缓存行访问之后促使被访问的排自动关闭的示例。对于这些示例，所述高速缓存行访问响应于促使对存储器装置的所述存储阵列进行连续或非连续高速缓存行访问的多通道地址交错策略。

技术领域

描述一般涉及用于访问存储器的技术。

背景技术

包含动态随机存取存储器（DRAM）系统的计算平台可将DRAM系统布置成具有多个通道（channel）、存储模组（rank）和存储阵列（bank）,以使得实现对DRAM系统的DRAM装置进行并行访问。此并行访问可以提升存储器访问带宽以更好地满足计算平台的严格时延和存储器容量需要，所述计算平台可以包含具有多个核的中央处理单元和/或经由多个通道与DRAM系统耦合的处理器插座。DRAM系统的这些DRAM装置可以包含以多个存储阵列布置的存储模组中包含的多个DRAM芯片或管芯。存储阵列可以被进一步划分成横跨多个DRAM芯片的多个排以提供用于访问DRAM系统的更大存储器地址容量。每个存储阵列可以被进一步划分成多个列以提供局部性。

在操作DRAM系统中，给定存储阵列可以具有打开的排或没有打开的排。排内的存储器元件或单元典型地被标识为页面或存储器页面。在一些示例中，为访问页面内的数据，打开或激活页面。页面的打开促使在页面的存储器单元中保持的数据被加载到与在被访问的存储阵列关联的缓冲器（例如，感测放大器）中。这允许对页面内的数据的访问进行读取或写入。访问给定存储阵列的已经打开的排/页面通常被称为“页面命中”。访问没有任何打开的排的存储阵列通常被称为“空白”（empty）。在存储阵列的单独排仍然打开时访问存储阵列的非打开排通常被称为“页面未命中”。与空白相比较，页面命中将具有更低的访问时延，因为在页面命中期间在请求访问能够进行之前，不需要打开或激活页面。同时，对于空白，在可以访问存储器单元前，需要打开页面并且加载页面的内容到缓冲器中。还有，与页面未命中相比较，空白具有更低的访问时延，因为在页面未命中的情况下，在能够打开非打开的排之前需要关闭仍然打开的页面。

附图说明

图1图示了示例系统。

图2图示了示例存储模组。

图3图示了示例地址交错策略。

图4A-B图示了示例方案。

图5图示了示例高速缓存串（cache stream）。

图6图示了示例状态机。

图7图示了示例第一逻辑流程。

图8图示了示例设备。

图9图示了示例第二逻辑流程。

图10图示了示例存储介质。

图11图示了示例计算平台。

具体实施方式