[发明专利]串行闪存及其地址控制方法

权利要求书

1.一种串行闪存，其特征在于，包括：存储阵列，行译码器、列译码器、控制模块和SPI接口；

所述控制模块还包括行使能信号；

当读取到SPI地址信号中的SPI行地址的最后一位时，所述控制模块使所述行使能信号使能，所述行使能信号使串行闪存的内部地址的内部行地址有效并使所述行译码器译码并选定所述内部行地址。

2.如权利要求1所述的串行闪存，其特征在于：所述串行闪存还包括行驱动电路，在所述行使能信号使能时，所述行驱动电路工作。

3.如权利要求1或2所述的串行闪存，其特征在于：所述控制模块还包括读使能信号；

在读取过程中，当读取到SPI地址信号的一个字长的地址时，所述控制模块使所述读使能信号使能，使所述内部地址有效并开始读取，所述内部行地址选定时间位于读取开始的时刻之前；所述内部地址有效时，所述列译码器开始对所述内部地址的内部列地址开始译码。

4.如权利要求3所述的串行闪存，其特征在于：所述字长包括16位、32位、64位或128位。

5.如权利要求3所述的串行闪存，其特征在于：所述存储阵列的存储单元的排列结构为NOR型；

各所述存储单元都包括栅极结构、源区、漏区和沟道区；

所述栅极结构包括形成于半导体衬底表面的第一栅介质层、浮栅、第二栅介质层和多晶硅控制栅的叠加结构；

同一行的所述存储单元的所述多晶硅控制栅都连接到同一行的字线，同一列的所述存储单元的所述漏区都连接到同一列的位线。

6.如权利要求5所述的串行闪存，其特征在于：所述存储阵列分成多个扇区，所述存储单元的地址由扇区地址、行地址和列地址确定；

所述SPI地址信号包括SPI传输扇区地址、SPI行地址和SPI列地址，所述SPI地址信号中，所述SPI地址信号的最高有效位为所述SPI扇区地址的最高有效有效位，所述SPI地址信号的最低有效位为所述SPI列地址的最低有效有效位，所述SPI行地址位于所述SPI扇区地址和所述SPI列地址之间。

7.如权利要求6所述的串行闪存，其特征在于：所述SPI地址信号在输入过程中从最高有效位到最低有效位逐位输入；

所述SPI行地址的最后一位为所述SPI行地址的最低有效位。

8.如权利要求1所述的串行闪存，其特征在于：所述SPI接口包括选择信号管脚、时钟信号管脚、输入信号管脚和输出信号管脚，所述SPI地址信号通过所述输入信号管脚输入到所述串行闪存中。

9.一种串行闪存的地址控制方法，其特征在于，串行闪存包括：存储阵列，行译码器、列译码器、控制模块和SPI接口；所述串行闪存的操作步骤中包括如下地址控制步骤：

所述控制模块从所述SPI接口输入SPI地址信号，当读取到所述SPI地址信号中的SPI行地址的最后一位时，所述控制模块使行使能信号使能；

所述行使能信号使所述串行闪存的内部地址的内部行地址有效并使所述行译码器译码并选定所述内部行地址。

10.如权利要求9所述的串行闪存的地址控制方法，其特征在于：所述串行闪存还包括行驱动电路，在所述行使能信号使能时，所述行驱动电路工作。

11.如权利要求9或10所述的串行闪存的地址控制方法，其特征在于：当所述操作步骤为读取步骤时，在读取过程中，当读取到SPI地址信号的一个字长的地址时，所述控制模块使所述读使能信号使能，使所述内部地址有效并开始读取，所述内部行地址选定时间位于读取开始的时刻之前；所述内部地址有效时，所述列译码器开始对所述内部地址的内部列地址开始译码。

12.如权利要求11所述的串行闪存的地址控制方法，其特征在于：所述字长包括16位、32位、64位或128位。