[发明专利]磁性随机存储单元的字线电源控制电路

说明书

本申请提供一种磁性随机存储器的字线电源控制电路，其包括读写控制电路及其字线译码器之间的逻辑控制电路。所述逻辑控制电路具有字线反馈功能，以调节控制读操作的写控制反馈信号。此模式根据写/读操作时对被选中字线进行快速充电，有助于降低字线电源控制电路的读操作字线上升延迟，加快读速度。具有操作简单、可靠性高等优点。

技术领域

本申请涉及寄存器技术领域，特别是关于一种使磁性随机存储器的字线电源控制电路。

背景技术

现行MRAM(磁性随机存储器)，其字线电源控制电路一般采用读写分开方法：即读操作时，通过读控制信号，将所需要的字线读电位通过字线译码器施加于所选中的字线上。写操作时，通过写控制信号将V_DD高电压施加于所选中字线上。在字线电源根据读写操作进行切换时，通常使用高压器件传递字线写电位，由于高压器件自身导通电阻较大，所以增加了字线电压的上升延迟。现行技术中，一般采用电荷共享设计来降低读操作字线延迟。然而，此种电路需要设计电荷共享电容，电容值容量需就实际试验得知，故不易确定。而且电容值与字线电容比值过小或过大，不是导致所选中字线起始电压过低，不利于读字线上升延迟，就是需要容量比较大的电荷共享电容，进而占据较大芯片面积；或采用其它类型电容，可能增加芯片制造成本。再加上电荷共享电容会与字线电容同时作为充电负载，反会加大读字线电位上升延迟。而且，电荷共享电路需要配合脉冲电路以单独产生脉冲信号，除会占据一部分芯片面积之外，还易受到工艺波动而形成器件延迟偏差，即芯片与芯片之间的脉冲宽度差别较大，在极端情况下，所选中单元字线上电压较高，可能会引入应力问题，使得单元存取管的阈值电压增加，不利于MRAM单元的写驱动。

其中，请参阅美国专利申请号US20130314980A1，其揭露一种MRAM缩小读电路字线上升延迟的电路设计，该专利即是采用电荷共享设计，将电荷共享电容会与字线电容同时作为充电负载，使得所选的字线电位上升至需求的核心电位。

发明内容

为了解决上述技术问题，本申请的目的在于，提供一种磁性随机存储单元的字线电源控制电路，在读操作时其通过字线电源电位提供实时反馈，缩短字线电压的上升延迟。

本申请的目的及解决其技术问题，是采用以下技术方案来实现的。

本申请提供一种磁性随机存储器的字线电源控制电路，其包括读写控制电路，所述读写控制电路包括读控制开关与写控制开关的输入端分别用以获取字线读信号或字线写信号，输出端电性耦接与存储单元阵列连接的字线译码器。

逻辑控制电路连接于所述读写控制电路与所述字线译码器之间，所述逻辑控制电路包括：第一部分电路，包括第一或非门与接地开关管，所述接地开关管设置于所述读写控制电路的输出端与接地之间，所述第一或非门输入端获取读触发信号与写触发信号，输出端连接所述接地开关管；第二部分电路，由所述读写控制电路的输出端至所述写控制开关的控制端，依序连接三输入与非门、第一反向器、第二或非门与第二反向器，所述第二或非门的一输入端连接所述第一或非门的输出端，所述三输入与非门的二个输入端分别连接写控制信号与读触发信号；所述读控制开关的控制端获取读控制信号，所述写控制开关的控制端获取由所述逻辑控制电路产生的写控制反馈信号。

在本申请的实施例中，所述读控制开关与所述写控制开关为PMOS开关管。

在本申请的实施例中，当存储单元不进行读写操作时，所述写触发信号与所述读触发信号均为低电平信号，所述写控制信号为高电平信号；所述第一或非门输出端为高电平，所述读控制信号与所述写控制反馈信号均为高电平，所述读控制开关与所述写控制开关均为截止，所述接地开关管为导通，所述读写控制电路的输出端为低电平。

在本申请的实施例中，当写触发信号为高电平信号，所述写控制信号与读触发信号均为低电平信号，所述三输入与非门的输出端为高电平；所述第一或非门的输出端为低电平。