[发明专利]一种具有高深宽比结构的半导体器件及其制造方法在审
| 申请号： | 202010599719.7 | 申请日： | 2020-06-28 |
| 公开（公告）号： | CN111900123A | 公开（公告）日： | 2020-11-06 |
| 发明（设计）人： | 金镇泳;李俊杰;周娜;李琳 | 申请（专利权）人： | 中国科学院微电子研究所;真芯（北京）半导体有限责任公司 |
| 主分类号： | H01L21/762 | 分类号： | H01L21/762;H01L21/304;H01L21/3065 |
| 代理公司： | 北京辰权知识产权代理有限公司 11619 | 代理人： | 佟林松 |
| 地址： | 100029 *** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 一种 具有 高深 结构 半导体器件 及其 制造 方法 | ||
1.一种半导体结构，其特征在于：包括，
半导体基底和其上的层间介质层；
位于所述层间介质层上的孔；
所述孔包括上部和下部，并且所述上部的尺寸小于所述下部的尺寸；在所述上部的外侧具有侧墙。
2.根据权利要求1所述的半导体结构，其特征在于：
所述孔包括接触孔和通孔。
3.根据权利要求2所述的半导体结构，其特征在于：
所述侧墙包括氧化物层。
4.根据权利要求3所述的半导体结构，其特征在于：
所述侧墙包括氧化物层外的氮化硅层。
5.根据权利要求1-4任意一项所述的半导体结构，其特征在于：
所述接触孔具有高深宽比，所述深宽比为1:20-1:100。
6.一种半导体结构的制造方法，其特征在于：
提供半导体基底，在所述半导体基底上形成层间介质层；
刻蚀所述层间介质层以形成孔；
在所述孔的下部形成牺牲层；
在所述牺牲层上的所述孔的侧壁上形成侧墙。
7.根据权利要求6所述的制造方法，其特征在于：
在所述孔的下部形成牺牲层，包括，
在所述孔内填充形成牺牲层；
回刻所述牺牲层至所述侧墙的深度。
8.根据权利要求6所述的制造方法，其特征在于：
在所述牺牲层上的所述孔的侧壁上形成侧墙，包括，
在整个半导体结构上沉积侧墙层；
刻蚀去除所述侧墙层的底部以形成侧墙。
9.根据权利要求6所述的制造方法，其特征在于：
还包括，去除所述孔的下部形成的牺牲层。
10.根据权利要求7所述的制造方法，其特征在于：
所述填充形成牺牲层，采用旋涂工艺或者CVD。
11.根据权利要求10所述的制造方法，其特征在于：
所述牺牲层为，旋涂硬掩模组合物或旋涂碳。
12.根据权利要求9所述的制造方法，其特征在于：
所述去除所述孔的下部形成的牺牲层采用灰化工艺。
13.根据权利要求8所述的制造方法，其特征在于：
所述沉积侧墙层采用原子层沉积工艺。
14.根据权利要求6所述的制造方法，其特征在于：
所述侧墙包括氧化物层。
15.根据权利要求8所述的制造方法，其特征在于：
所述侧墙层包括氧化物层外的氮化硅层。
16.根据权利要求15所述的制造方法，其特征在于：
所述沉积侧墙层，包括，
先在整个半导体结构上沉积氧化物层；
再在整个半导体结构上沉积氮化硅层。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中国科学院微电子研究所;真芯（北京）半导体有限责任公司，未经中国科学院微电子研究所;真芯（北京）半导体有限责任公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/202010599719.7/1.html，转载请声明来源钻瓜专利网。
- 上一篇：一种计算企业所得税税金的方法及系统
- 下一篇：一种视频节目审片系统及方法
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
