[发明专利]一种SOC芯片内部时钟的补偿方法及装置

说明书

本公开提供了一种SOC芯片内部时钟的补偿方法及装置，所述补偿方法包括：S10，通过外部低速晶振连接至SOC芯片的通用输入输出管脚，获取SOC芯片内部时钟的补偿值，其中外部低速晶振的频率小于SOC芯片内部时钟的频率；S20，根据所述补偿值，对工作状态下的SOC芯片内部时钟进行补偿。本公开针对未设计时钟驱动电路和时钟选择电路的低成本SOC芯片，实现了精度高通讯场景的应用，解决了低成本SOC芯片不能外接晶振提高精度的问题。

技术领域

本公开涉及芯片领域，尤其涉及一种SOC芯片内部时钟的补偿方法及装置。

背景技术

目前SOC芯片的内部时钟源，一般采用片上振荡器实现，通过可调电容C实现晶振可调。由于受到芯片成本和芯片制造工艺的约束，一般芯片在测试工厂对内部时钟源进行校准后，内部时钟源的精度只能达到0.5％～2％的程度。由于内部时钟源精度水平的限制，进行芯片之间的通讯时，需要异步通信或者对于时钟精度要求较高的系统，往往不能满足其精度要求。因此通常的做法是，SOC芯片使用外接晶振，外接晶振的时钟精度高，可以达到0.1ppm～20ppm(0.1*10^-6～20*10^-6)；采用外接晶振作为SOC的时钟源，不使用内部时钟源。

上述方法适用于SOC芯片内部已经设计了时钟驱动电路和时钟选择电路的芯片。图1为通过外部晶振提升SOC芯片内部时钟源精度的系统示意图。如图1所示，外部晶振通过SOC芯片的XTAL_IN和XTAL_OUT引脚，连接到SOC芯片内部的时钟驱动电路和时钟选择电路，给串行通讯单元和其他数字单元，提供时钟。但是，如图2所示，一些SOC芯片出于成本和芯片面积的考虑，未设计时钟驱动电路和时钟选择电路，无法通过外接晶振作为时钟源。因此，针对没有时钟驱动电路和时钟选择电路的SOC芯片，如何提高精度，满足实际应用需求是亟需解决的问题。

发明内容

(一)要解决的技术问题

本公开提供了一种SOC芯片内部时钟的补偿方法及装置，以至少部分解决以上所提出的技术问题。

(二)技术方案

根据本公开的一个方面，提供了一种SOC芯片内部时钟的补偿方法，包括：

S10，通过外部低速晶振连接至SOC芯片的通用输入输出管脚，获取SOC芯片内部时钟的补偿值，其中外部低速晶振的频率小于SOC芯片内部时钟的频率；

S20，根据所述补偿值，对工作状态下的SOC芯片内部时钟进行补偿。

在一些实施例中，所述步骤S10包括：

S101，通过GPIO口获取外部低速晶振的第一次上升边沿，同时获取SOC芯片的内部定时器的计数值，记录该状态计数值为Count1；

S102，通过GPIO口获取外部低速晶振的第二次上升边沿，同时获取SOC芯片的内部定时器的计数值，记录该状态计数值状为Count2；

S103，获取定时器步骤S101与S102中两个状态的计数值的差值ΔCount＝Count2-Count1；

S104，循环进行N次所述步骤S101-S103的测试，测试完成后，计算N次测试计数值差值的平均值ΔCount_avg；

S105，求取补偿值Fcal并存储，补偿值Fcal的求取根据以下计算公式，

Fcal＝Fcpu-Ftarget，

其中，内部频率Fcpu＝ΔCount_avg*Fref，Fref为外部低速晶振的频率；Ftarget为内部时钟源的设计频率。