[发明专利]半导体存储器件及其操作方法

说明书

本申请提供了一种半导体存储器件的擦除操作方法，所述方法包括：施加第一擦除控制电压给包括多个存储单元的存储单元阵列的字线；施加设定擦除电压给存储单元阵列的源极线；施加第二擦除控制电压给字线；以及继续施加正常擦除电压给源极线。

本专利申请是2016年3月3日申请的申请号为201610121875.6的名称为“半导体存储器件及其操作方法”的分案申请。

相关申请的交叉引用

本申请要求2015年9月14日提交的申请号为10-2015-0129935的韩国专利申请的优先权，其全部内容通过引用整体合并于此。

技术领域

本公开的各个实施例涉及一种电子器件，更具体而言，涉及一种半导体存储器件及其操作方法。

背景技术

半导体存储器件是利用诸如Si(硅)、Ge(锗)、GaAs(砷化镓)、InP(磷化铟)等半导体实现的存储器件。半导体存储器件可以大致分为易失性存储器件和非易失性存储器件。

易失性存储器件是一旦断电储存的数据就被擦除的存储器件。易失性存储器件的例子包括SRAM(静态RAM)、DRAM(动态RAM)和SDRAM(同步DRAM)。非易失性存储器件是即使断电时仍能保留储存的数据的存储器件。非易失性存储器件的例子包括ROM(只读取存储器)、PROM(可编程ROM)、EPROM(电可编程ROM)、EEPROM(电可擦除可编程ROM)、闪存、PRAM(相变RAM)、MRAM(磁RAM)、RRAM(阻变RAM)和FRAM(铁电RAM)。闪存器件可以分为NOR型闪存器件和NAND型闪存器件。

附图说明

通过参照附图详细描述实施例，对于本领域技术人员，本公开的上述和其它特征及优点将变得更加明显，在附图中：

图1是用于解释根据本公开的一个实施例的半导体存储器件的框图；

图2是说明图1的存储单元阵列的一个实施例的框图；

图3是用于描述根据本公开的存储块中所包括的存储串的三维视图；

图4是用于描述图3中所示的存储串的电路图；

图5是用于描述根据本公开的一个实施例的编程操作的流程图；

图6是用于描述根据本公开的一个实施例的施加编程电压的方法的电压波形图；

图7是用于描述根据本公开的另一个实施例的施加编程电压的方法的电压波形图；

图8是用于描述根据本公开的另一个实施例的施加编程电压的方法的电压波形图；

图9是用于描述根据本公开的一个实施例的擦除操作的流程图；

图10是用于描述根据本公开的一个实施例的施加擦除电压的方法的电压波形图；

图11是用于描述根据本公开的另一个实施例的施加擦除电压的方法的电压波形图；

图12是用于描述根据本公开的另一个实施例的施加擦除电压的方法的电压波形图；

图13是用于描述根据本公开的一个实施例的半导体存储器件的框图；

图14是用于描述根据本公开的一个实施例的半导体存储器件的框图；

图15是说明包括图1或图13或图14中的半导体存储器件的存储系统的框图；

图16是说明图15的存储系统的应用示例的框图；以及

图17是说明包括参照图16描述的存储系统的计算系统的框图。

具体实施方式