[发明专利]一种受耐压限制的负高压到电源的切换电路

说明书

本发明公开了一种受耐压限制的负高压到电源的切换电路，第一PMOS管的漏极连接电源电压，第一PMOS管的栅极连接擦除指令,第一PMOS管的源极与第一NMOS管的漏极连接，第一NMOS管的栅极连接擦除指令,第一NMOS管的源极接地，第一PMOS管的源极还与第二PMOS管的漏极连接，第二PMOS管的栅极连接公共端，第二PMOS管的源极连接单元的栅极，第二PMOS管的的源极还与第二NMOS管的漏极连接，第二NMOS管的栅极连接公共端，第二NMOS管的源极连接负高压；通过采用本电路，电路中所有mos管所承受的电压差均在其耐压范围内，保证mos管的正常使用。

技术领域

本发明涉及微电子技术领域，尤其涉及的是一种受耐压限制的负高压到电源的切换电路。

背景技术

在Flash产品里进行Erase（擦除操作）时选择单元的WL(字线电压)需要负高压，不选择单元的WL需要VCC（电源电压），所以就需要负高压到电源电压的切换电路来实现电压的切换。存储器芯片传统的负高压到电源电压的切换电路用通过level_shift(电平转换)电路实现。

传统的level_shift电路存在这样一个问题：mos管需要承受VCC到HVN（即负高压）的电压差：如图1所示，当Ers=1时，n2管导通，CG=HVN=-8V, n2管和p1管的Vgs（栅极到源极的压差）大于8V, p2管和n1管的Vds（漏极到源极的压差）大于8V,超过耐压限制，容易击穿；当Ers=0时，n1，p2管导通，CG=VCC, p1管和n2管的Vds（漏极到源极的压差）大于8V, n1管和p2管的Vgs（栅极到源极的压差）大于8V,超过mos管的耐压限制，mos管容易击穿，缩短mos管的使用寿命。

因此，现有的技术还有待于改进和发展。

发明内容

本发明的目的在于提供一种受耐压限制的负高压到电源的切换电路，旨在解决现有的level_shift电路中mos管需要承受电源电压到负高压的电压差，mos管容易击穿，缩短mos管的使用寿命的问题。

本发明的技术方案如下：

一种受耐压限制的负高压到电源的切换电路，其中，包括第一PMOS管、第一NMOS管、第二PMOS管、第二NMOS管，所述第一PMOS管的漏极连接电源电压，第一PMOS管的栅极连接擦除指令,第一PMOS管的源极与第一NMOS管的漏极连接，第一NMOS管的栅极连接擦除指令,第一NMOS管的源极接地，第一PMOS管的源极还与第二PMOS管的漏极连接，第二PMOS管的栅极连接公共端，第二PMOS管的源极连接单元的栅极，第二PMOS管的源极还与第二NMOS管的漏极连接，第二NMOS管的栅极连接公共端，第二NMOS管的源极连接负高压。

所述的受耐压限制的负高压到电源的切换电路，其中，所述负高压为-8V。

所述的受耐压限制的负高压到电源的切换电路，其中，所述第一PMOS管的栅极到源极的压差、漏极到源极的压差、栅极到漏极的压差小于负高压的绝对值；第一NMOS管、第二PMOS管、第二NMOS管的栅极到源极的压差、漏极到源极的压差、栅极到漏极的压差小于负高压的绝对值。

所述的受耐压限制的负高压到电源的切换电路，其中，所述第一PMOS管、第一NMOS管、第二PMOS管、第二NMOS管采用型号为UMC 180nm工艺的mos管。

所述的受耐压限制的负高压到电源的切换电路，其中，所述第一PMOS管、第二PMOS管采用P50，其耐压值是5V；所述第一NMOS管、第二NMOS管采用N50，其耐压值是5V。

所述的受耐压限制的负高压到电源的切换电路，其中，所述第一PMOS管、第二PMOS管采用P80，其耐压值是8V；所述第一NMOS管、第二NMOS管采用N80，其耐压值是8V。