[发明专利]LVDS端子PIN之间的阻抗测试系统

说明书

本发明公开一种LVDS端子PIN之间的阻抗测试系统，包括电源输入模块、DC‑DC降压模块、MCU控制器、模拟开关模块、测试模块及屏幕显示模块，所述电源输入模块经所述DC‑DC降压模块的降压后分别与所述MCU控制器、所述模拟开关模块和所述测试模块电连接，所述MCU控制器分别与所述测试模块和所述模拟开关模块电连接，所述测试模块将测试信号通过所述模拟开关模块传输至所述MCU控制器中，并且通过所述显示模块显示出来。本发明可以检测不同PIN脚之间是否会出现连锡的情况，从而可以有效地提高检测效率，降低人工成本，还可以避免金手指被压坏变形的情况，避免出现短路的问题。

技术领域

本发明涉及阻抗测试领域，特别是涉及一种LVDS端子PIN之间的阻抗测试系统。

背景技术

随着光电技术日新月异，不断创新，人民收入水平的提高，人们对光电产品的需求越来越大，因此工厂生产光电板的数量不可避免地越来越多，同时出现的问题也凸显出来。其中光电产品LVDS端子焊接质量是目前生产工艺的一大难题，经常有连锡，如pin之间的锡珠锡丝短路，用现有AOI光学影像测试和ICT测试，甚至画面测试都无法做到100％拦截。另外测试时由于FPC软排线插拔次数的增多，导致里面的金手指压坏变形从而出现短路情况，造成板上电阻烧坏。

目前传统的方法是采用华为智慧屏检测，同时排线使用次数由1400降为600次，在画面测试之后再增加电表手动量测作业，所有CB机种画面测试站位增加锁秒机制，每pcs画面测试时间锁定时间为8S，未达到设定时间无法良品过账。这样的过程繁琐，极大地影响生产效率；而且成本较高，耗费了大量的人力物力；同时还无法解决锡珠锡丝短路等连锡问题。

发明内容

本发明的目的是克服现有技术中的不足之处，提供一种LVDS端子PIN之间的阻抗测试系统。

本发明的目的是通过以下技术方案来实现的：

一种LVDS端子PIN之间的阻抗测试系统，包括：电源输入模块、DC-DC降压模块、MCU控制器、模拟开关模块、测试模块及屏幕显示模块，

所述电源输入模块经所述DC-DC降压模块的降压后分别与所述MCU控制器、所述模拟开关模块和所述测试模块电连接，所述MCU控制器分别与所述测试模块和所述模拟开关模块电连接，所述测试模块将测试信号通过所述模拟开关模块传输至所述MCU控制器中，并且通过所述显示模块显示出来。

在其中一个实施例中，所述DC-DC降压模块包括第一降压单元、第二降压单元及第三降压单元，所述第一降压单元、所述第二降压单元和所述第三降压单元的输入端分别与所述电源输入模块的输出端电连接，所述第一降压单元的输出端与所述测试模块电连接，所述第二降压单元的输出端与所述模拟开关模块电连接，所述第三降压单元的输出端与所述MCU控制器电连接。

在其中一个实施例中，所述模拟开关模块包括一个第一开关电路和五个第二开关电路，五个所述第二开关电路同时与所述MCU控制器的sw1管脚电连接，五个所述第二开关电路的输出端分别与所述测试模块电连接，所述第一开关电路与所述MCU控制器的sw2管脚电连接，所述第一开关电路的输出端与所述测试模块电连接。

在其中一个实施例中，所述测试模块包括若干个并联连接的检测单元，各所述检测单元的控制端与所述MCU控制器的sw3管脚电连接，各所述检测单元的检测端与所述模拟开关模块电连接。

在其中一个实施例中，所述检测单元包括三极管Q3、电阻R52、发光二极管D17、二极管D18及继电器RY1，所述三极管Q3的发射极与所述DC-DC降压模块电连接，所述三极管Q3的基极经所述电阻R52后接地，所述三极管Q3的集电极分别与所述发光二极管D17、所述二极管D18和所述继电器RY1的控制端电连接，所述发光二极管D17的另一端和所述二极管D18的另一端同时接地，所述继电器RY1的开关与PIN脚电连接。